

บทคัดย่อ

รหัสโครงการ: PDF/74/2544

ชื่อโครงการ: รูปแบบจำลองทางกระแสดรของทรานซิสเตอร์แบบสนามไฟฟ้าที่มีช่องทางเดินกระแสนขนาดเล็กมากโดยจะเน้นถึงปรากฏการณ์การความเร็วชู้ดโด่งของพาหะและการประยุกต์ใช้งานรูปแบบจำลองดังกล่าวในการทำนายความหน่วงของวงจรถลับสัญญาณประเภทซิมอส

ชื่อคณะผู้วิจัย: รศ.ดร. วรากร เกษมสุวรรณ (หัวหน้าโครงการ)

ศ.ดร. วัลลภ สุระกำพลธร (นักวิจัยที่ปรึกษา)

Email address: kkvarako@kmitl.ac.th และ kswanlop@kmitl.ac.th

ระยะเวลาโครงการ: 1 กรกฎาคม 2544-30 มิถุนายน 2546

โครงการนี้เป็นการศึกษาและพัฒนาแบบจำลองกระแสดรของทรานซิสเตอร์แบบสนามไฟฟ้าที่มีช่องทางเดินกระแสนขนาดเล็กมากโดยมีความเหมาะสมกับการใช้งานกับโปรแกรมจำลองการทำงานทางวงจรเช่นโปรแกรม SPICE วัตถุประสงค์หลักของโครงการคือการสร้างรูปแบบจำลองทางกระแสดรของทรานซิสเตอร์แบบสนามไฟฟ้าที่มีช่องทางเดินกระแสนขนาดเล็กมากที่รวมผลปรากฏการณ์การความเร็วชู้ดโด่งของพาหะและการประยุกต์ใช้งานรูปแบบจำลองดังกล่าวในการทำนายความหน่วงของวงจรถลับสัญญาณประเภทซิมอส นอกเหนือจากนี้โครงการนี้ได้ศึกษาเพิ่มเติมการออกแบบวงจรพื้นฐานทางด้านอนาล็อกได้แก่ วงจรบัฟเฟอร์ วงจรเปรียบเทียบทางกระแสและวงจรเรกติไฟเออร์ ที่ทำงานได้เร็ว มีขนาดเล็ก และใช้กำลังไฟฟ้าต่ำ เหมาะกับการนำไปใช้งานในวงจรขนาดใหญ่ที่ต้องทำงานที่ความถี่สูง และ ใช้กำลังไฟฟ้าต่ำ

โครงการนี้ได้ดำเนินงานสำเร็จตามวัตถุประสงค์กล่าวคือ ได้มีการสร้างรูปแบบจำลองทางกระแสดรของทรานซิสเตอร์แบบสนามไฟฟ้าที่รวมผลของปรากฏการณ์การความเร็วชู้ดโด่งของพาหะขึ้นมา 3 รูปแบบด้วยกัน รูปแบบจำลองดังกล่าวเป็นรูปแบบจำลองที่ไม่ซับซ้อนจึงเหมาะสมกับการใช้งานกับโปรแกรมจำลองการทำงานเช่น SPICE เพื่อเป็นการยืนยันความถูกต้อง ได้มีการนำผลที่ได้จากการจำลองการทำงานของแบบจำลองที่พัฒนาขึ้น(โดยใช้ MATHEMATICA, MATLAB และ MINIMOS) เทียบกับผลการทดลองโดยพบว่าผลลัพธ์ที่ได้มีความสอดคล้องกันตลอดย่านไบอัสการทำงาน โดยสรุป รูปแบบจำลองทางกระแสดรของทรานซิสเตอร์แบบสนามไฟฟ้าที่ถูกพัฒนาขึ้นสามารถจำลองการทำงานทรานซิสเตอร์จริงได้อย่างถูกต้อง อย่างไรก็ตามรูปแบบจำลองที่พัฒนาขึ้นนี้ยังไม่ได้รวมผลทางควันตัมที่เกิดขึ้นกับทรานซิสเตอร์เช่นกระแสรั่วไหลที่ขาเกิดจากผลของการทะลุผ่านกำแพงศักย์(Tunneling) กระแสรั่วไหลที่ขาซัสเตรด และ ผลของแตรบที่เกิดขึ้นบริเวณผิวสัมผัสระหว่างซิลิคอนและชั้นซิลิคอนไดออกไซด์ สำหรับส่วนของวงจรวจรบัฟเฟอร์ วงจรเปรียบเทียบทางกระแสและวงจรเรกติไฟเออร์นั้นยังขาดการวิเคราะห์ความผิดเพี้ยนและการนำไปประยุกต์ใช้งาน

คำหลัก: Velocity Overshoot, Full Wave Rectifier, Current Comparator, Buffer

Abstract

Project Code: PDF/74/2544

Project Title: DC Model of MOS Transistor Taking into Account Short Channel Effect Emphasizing on the Velocity Overshoot And its Application to the CMOS Inverter Delay Model

Investigator: Assoc. Prof. Dr. Varakorn Kasemsuwan(Project Head)

Prof. Dr. Wanlop Surakampontorn(Mentor)

Email Address: kkvarako@kmitl.ac.th and kswanlop@kmitl.ac.th

Project Period: July 2001- June 2003

This project involves an investigation and development DC models of very short channel MOS transistor suitable for incorporating into circuit simulator such as SPICE. The main objective of this project is to develop analytical DC models for a very short channel MOS transistor taking into account velocity overshoot effect and its application to the CMOS inverter delay model. In addition, the project is concerned with the design of three analog circuit building blocks for very large scale integrated circuit(VLSI) namely buffer, current comparator and current mode full wave rectifier. These circuits are relatively small and designed to operate at high frequency while consume relatively small power. Therefore, they are appropriate for very large scale integrated circuit requiring high speed and low power dissipation.

The objectives of the project have been completed through the development of three simple different DC models. These models are analytical and thus suitable to incorporate into circuit simulator such as SPICE. To verify the accuracy of the model, the simulation results have been compared with the experimental data and good agreements are found over a wide range of biasing conditions. Several software tools including MATHEMATICA, MATLAB and 2-D, 3-D device simulator such as MINIMOS have been used to generate the results. In conclusion, the models developed in this project can successfully predict the characteristic of a very small MOS transistor device. There are possibilities to carry out possible research works that have been neglected in this project. Those are the quantum tunneling effect taking place on the gate of the MOS transistor, resulting in an unexpected gate current, substrate leakage current and interface trap which is recently getting more pronounced effects especially on reliability. A more thorough investigation on long term linearity performance of buffer and rectifier have been still left incomplete while the applications of all new developed circuits are still not given.

Keywords: Velocity Overshoot, Full Wave Rectifier, Current Comparator, Buffer