frequencies as a result. This thus implies bandwidth degradation in both the lossy SH and HS networks due to the Q reduction.

Similar to the analysis in Section III, the peaking and bandwidth performance of the lossy SH and HS networks can be determined from the transresistance,  $H'(i\omega)$ , of the reference network in Fig. 11(a) and this is given by (9), shown at the bottom of the page, where the quality factors in the equation are defined as  $Q_{Ls} =$  $\omega L_S/R_S$ ,  $Q_{C_{1,2}} = 1/\omega r_{1,2}C_{1,2}$  and  $Q' = Q_{L_S}Q_{C_1}Q_{C_2}$ . With the use of (9), the passband-edge peaking of the lossy reference network  $G_p'$  can be approximated at  $\omega_2$  of the ideal reference network of Fig. 5(b) [see (2)] and this is expressed as  $G_p' = \delta G_p$  where  $\delta$  is given by (10), shown at the bottom of the page. Note that  $Q_{Ls}$ ,  $Q_{C1,2}$  and Q' in (10) are also defined at  $\omega_2$  of the ideal network. By using (10), the surface plot of the peaking level  $G_p'$  versus the Qs is shown in Fig. 12(a) for the SH network at  $C_d/C_g=0.6$ , and in Fig. 12(b) for the HS network at  $C_d/C_q = 1.0$ . Due to higher losses, the peaking continuously drops at smaller Qs. For a particular case of interest at  $Q_{Ls} = Q_{Cq} = 8$ , the SH network exhibits about 1.26-dB peaking—a drop by as much as 7 dB from the ideal response in Fig. 10(b). For the HS network, the peaking disappears and there is attenuation at about -1.87 dB [see (9) and (10)].

Also based upon the transfer function in (9), the resulting BWER and absolute bandwidth that include the effect of the parasitic resistances can be computed numerically. The BWER dependences against the ratio  $C_d/C_g$  are given in Fig. 13(a) for a set of  $Q_{Ls}=Q_{Cg}=4, 8, 16, \text{ and } \infty \text{ at } \omega_2$ . Whereas the plots indicate the degradation of the BWER with the  ${\cal Q}$  reduction as implied by the triple resonance movement in Fig. 11(b), it is noticed that the impact on HS peaking is more pronounced. Another important observation can be made from the plots of the corresponding absolute bandwidth in Fig. 13(b) for the normalized networks with  $R = 1/g_m = 1$  and  $C_q = 1$ . When compared to the ideal case in Fig. 8(b), in the presence of the parasitics, the optimum bandwidth of HS peaking occurs at a larger  $C_d/C_g$ , i.e., approaching  $C_d/C_g = 1$ , with a consequent requirement of a larger  $C'_d$ . Also, from the phase plots versus the normalized frequency  $\omega/\omega_B$  of Fig. 13(c), as compared to Fig. 8(c), the lossy SH network exhibits considerably less steep phase characteristics, particularly at a small  $C_d/C_q$ .

The surface plots of the BWER versus  $Q_{Ls}$  and  $Q_{Cg}$  at  $\omega_2$  are given in Fig. 14(a) for lossy SH peaking at  $C_d/C_g=0.6$ , and in Fig. 14(b) for the optimum lossy HS peaking at  $C_d/C_g=1.0$ . At  $Q_{Ls}=Q_{Cg}=8$ , the BWER drops from 3.7 to 3.5 (5.4% reduction) for SH, and from 3.54 to 3.25 (8% reduction) for HS peaking. This suggests that, although the parasitic effect is included, SH peaking still maintains a bandwidth advantage.

As a verification, simulated magnitude and phase responses for the lossy SH and HS peaking networks are given where two cases are considered, i.e., at: 1)  $C_d/C_g=1.0$  for the normalized

HS network [Fig. 15(a)], and 2)  $C_d/C_g = 0.6$  for the normalized SH network [Fig. 15(b)]. Also included in Fig. 15(a) and (b) for comparison are the simulated responses based on the distributed RC gate model at N = 32 [see Fig. 11(c)] where close matching with the responses based on the single  $r_q - C_q$ gate model is observed. From the magnitude plots, the HS network exhibits a BWER of 3.25 and an attenuation at -1.87 dB whereas the simulated responses for SH indicate the BWER at 3.5 and peaking at 1.28 dB, in good agreement with the plots of Fig. 12(a) and (b) and Fig.14(a) and (b). The phase plots indicate similar phase characteristics between the two networks with respect to their corresponding bandwidths. It should be noted that, due to such changes of both peaking and bandwidth of a practical CA, some adjustments on  $L_H$  and  $L_S$  from the design equations in (4) and (6) are necessary to maintain a flat response at midband frequencies.

#### C. Noise Characteristics

Due to the multiplicative noise characteristic of a CA, its noise performance is inferior to a classical DA. By considering only thermal noise, the noise factor F of a CA with identical stages for frequencies up to near the passband edge can be expressed by

$$F = 2 + 4\frac{R}{R_o} \left( \left( \frac{1}{(g_m)^{2n} R^{2n-1} R_o} - 1 \right) + \left( 1 + \frac{\gamma}{g_m R} \right) \sum_{i=0}^{n-1} \frac{1}{(g_m R)^{2i}} \right)$$
(11)

where  $R_o$  represents both the input source and output load impedances, and  $\gamma$  denotes the excess noise coefficient. Note that the noise figure equation omits thermal noise from the bulk resistance of the gate material, and the gate-induced noise that is only significant when the operating frequency approaches the transition frequency  $f_T$  of the transistors [13]. Since a CA typically exhibits bandwidth somewhat less than  $f_T$ , only the drain current thermal noise appears as the dominant transistor noise source over the entire bandwidth of the amplifier. To assist the following design procedure in Section V, (11) may be expressed in terms of the overall amplifier parameters, with all variables related to devices and components removed, as

$$F = 2 + \left(\frac{1}{G_{\text{tot}}^2} - 4\rho\right) + \left(4\gamma \left(\frac{\rho^{2(n-1)}}{4G_{\text{tot}}^2}\right)^{1/2n} + 4\rho\right) \sum_{i=0}^{n-1} \left(\frac{1}{4\rho^2 G_{\text{tot}}^2}\right)^{i/n}$$
(12)

where  $\rho = R/R_o$ ,  $G_{\rm tot} = (g_m R)^n/2\rho = G_i^n/2\rho$  [8], [9]. It should be noted from (12) that F increases with both n and  $\rho$ .

$$H'(j\omega) = \frac{R\left[\left(1+j\omega m\left(\frac{\tau_{2}^{2}}{\tau_{4}}\right)\right)\left(-Q_{Ls}(Q_{C1}+Q_{C2})+j\left(Q'-Q_{Ls}\right)\right)\right]}{\left[\omega^{4}(\tau_{1}\tau_{2})^{2}Q_{C1}Q_{C2}+\omega^{3}\tau_{2}^{2}\tau_{3}Q'+\omega^{2}\left(\tau_{2}^{2}(Q_{Ls}Q_{C2}(1+m)-Q_{C1}Q_{C2})+\tau_{1}^{2}Q_{Ls}Q_{C1}\right)-\omega Q'(\tau_{3}+\tau_{4})+Q_{Ls}(1-(Q_{C1}+Q_{C2}))\right]+} \qquad (9)$$

$$j\left[\omega^{4}(\tau_{1}\tau_{2})^{2}Q'-\omega^{3}\tau_{2}^{2}\tau_{3}Q_{C1}Q_{C2}-\omega^{2}\left(\tau_{2}^{2}(Q'(1+m)+Q_{C2})+\tau_{1}^{2}Q'\right)-\omega Q_{Ls}(\tau_{3}Q_{C1}+\tau_{4}Q_{C2})+Q'-Q_{Ls}\right]}{m\sqrt{(Q_{Ls}(Q_{C1}+Q_{C2}))^{2}+(Q'-Q_{Ls})^{2}}}$$

$$\delta = \frac{m\sqrt{(Q_{Ls}(Q_{C1}+Q_{C2}))^{2}+(Q'-Q_{Ls})^{2}}}{\sqrt{\left[\left(\omega_{2}\tau_{1}\right)^{4}Q_{C1}Q_{C2}+\omega_{2}^{2}\tau_{1}^{2}\tau_{3}Q'+\omega_{2}^{2}\tau_{1}^{2}(Q_{Ls}(Q_{C2}+m(\alpha_{C1}+Q_{C2}))-Q_{C1}Q_{C2})-\omega_{2}(\tau_{3}+\tau_{4})m\alpha Q'+m\alpha Q_{Ls}(1-(Q_{C1}+Q_{C2}))\right]^{2}+}}$$

$$\left[\left(\omega_{2}\tau_{1}\right)^{4}Q'-\omega_{2}^{3}\tau_{1}^{2}\tau_{3}Q_{C1}Q_{C2}-\omega_{2}^{2}\tau_{1}^{2}(Q'(1+m(1+\alpha))+Q_{C2})-\omega_{2}(\tau_{3}Q_{C1}+\tau_{4}Q_{C2})m\alpha Q_{Ls}+m\alpha(Q'-Q_{Ls})\right]^{2}}$$

$$(10)$$




Fig. 13. Effect of parasitic resistances (via the Q factors  $Q_{Ls}=Q_{Cg}=Q$ ) on (a) BWER, (b) normalized bandwidth and (c) phase responses at Q=8.

At a larger n, a lower gain per stage, particularly in the first few stages, leads to more noise contribution of subsequent stages and hence a higher F results. At a higher  $\rho$ , although the stage transconductance  $g_m$  is reduced, more stage noise ( $\propto g_m R^2 = g_m \rho^2 R_o^2$ ) is effectively generated due to higher interstage resistance. From the described characteristic, it follows that, given

CA specifications, both n and  $\rho$  should be minimized for a low noise design.

#### V. DESIGN EXAMPLES

### A. Initial Design Calculation

Based on the developed equations in the previous sections, a flow of initial parameters' calculation that can be equally applied to both SHCA and HSCA is outlined as follows. The design may start from a selection of the number of stages n which should be kept small. For most typical applications with low to moderate noise requirement, n is lower than five stages [11]. From the total gain and noise factor specifications,  $G_{\rm tot}$  and F, the resistor ratio  $\rho$  is determined at the selected n using (12) and this yields the interstage resistance  $R = \rho R_o$ . Next, the interstage gain  $G_i$  can be decomposed from  $G_{\rm tot}$  at

$$G_i = \sqrt[n]{2\frac{R}{R_o}G_{\text{tot}}} = \sqrt[n]{2\rho G_{\text{tot}}}$$
 (13)

and the required transconductance  $g_m$  for the transistor at each stage is at  $g_m = G_i/R$ . For the CA to exhibit gain advantage over the DA, it requires that  $G_i > n^{(1/n-1)}[8]$ . If this is not the case, n should be reduced until the condition is satisfied. From the total bandwidth specification  $\mathrm{BW}_{\mathrm{tot}}$ , since both SH and HS peaking are fourth-order networks, the interstage bandwidth  $\mathrm{BW}_i$  may be calculated by [12]

$$BW_i = \frac{BW_{\text{tot}}}{\left(\sqrt[k]{2^{1/n} - 1}\right)}$$
 (14)

where k is equal to 8. By combining (13)–(14) and the BWER definition, the total gate capacitance at each of the transistor amplifiers is determined at

$$C_g = \frac{\mathrm{BWER'}}{(1+\alpha)} \cdot \frac{g_m}{G_i 2\pi \mathrm{BW}_i}.$$
 (15)

The equation requires estimation of the parameters  $\alpha = C_d/C_g$  and BWER' which can be obtained from the plot similar to Fig. 14(a) and (b) where the effect of the parasitic resistances is included via the estimated parameters  $Q_{Ls}$ and  $Q_{Cq}$ . With another estimation on the parasitic capacitances that contribute to  $C_g$  and  $C_d$ , the intrinsic gate-source capacitances  $C_{gs}$  and hence the amplifier transistor's width W at the minimum feature length  $L_{\min}$  can be computed. Continuing the design, by using the short-channel MOS transistor model equations (see [13] for an example), the transistor gate-overdrive  $V_{od} (= V_{gs} - V_t)$  and the drain current consumption  $I_d$ are obtained. Subsequently, the inductances  $\mathcal{L}_H$  and  $\mathcal{L}_S$  are determined using (4) and (6) where  $C_1 = C_q$  and  $C_2 = C_d$ for SHCA and vice versa for HSCA. For optimum bandwidth in HSCA, an additional capacitance may be required to make the ratio  $C_d/C_g = 1.0$  as indicated by the theoretical plot in Fig. 13(b). At this stage, the estimation of the parasitic capacitances and resistances in the amplifier transistors and




Fig. 14. Calculated plots of BWER versus quality factors  $Q_{Ls}$  and  $Q_{Cg}$  for (a) SH peaking and (b) HS peaking networks with parasitic resistances.




Fig. 15. Simulated frequency responses based on distributed RC model (dark dotted curves) and single RC equivalent model (dark solid curves) at  $Q_{Ls} = Q_{Cg} = 8.0$  for (a) HS peaking at  $C_d/C_g = 1.0$  and (b) SH peaking network at  $C_d/C_g = 0.6$ .

inductors can be made more accurate with the help of simulation using practical electrical RF models and layouts. This also enables selection of the dimensions of the inductors  $L_H$  and  $L_S$  for the desired Qs via the plot similar to Fig. 12 so that the passband-edge peaking of the CA can be controlled. By putting back the simulated parasitics into (15), the parameters W,  $V_{od}$  and  $I_d$  can be re-calculated with improved precision. Finally, given the simulated total capacitances  $C_g$  and  $C_d$ , the input and output matching inductances of the CA can be obtained based on the traditional T-network design.

### B. Simulation Results

To demonstrate the integrity of the analysis and design, the SHCA has been designed, laid out and simulated using a 0.18- $\mu m$  1.8 V 6-Metal RF CMOS process. The amplifier's total gain was specified at  $G_{\rm tot} \geq 15$  dB and the bandwidth at BW  $_{\rm tot} \geq 12.5$  GHz. The specified noise factor is at  $F \leq 10$  (or  $\leq 10$  dB). The input source and output load impedances are selected at  $R_o = 50~\Omega$ . For implementation of the amplifier stages, the cascoded transistor configuration was employed.

For realistic simulation, practical RFMOS device and passive component models provided by the process design kit were employed. The interconnect parasitics were characterized via electromagnetic (EM) simulation and these were subsequently included in SpectreRF circuit simulation. Following the outlined

TABLE I SUMMARY OF DESIGN PARAMETERS FOR THE SHCA

Specifications						
$G_{tot} \ge 15 \mathrm{dB}$						
	$BW_{tot} \ge 12.5GHz$					
	$F \leq 10$					
	Amplifier parameter	s				
	n = 4					
	$G_i = 2.027$					
	$g_m = 27.03 \text{mS}$					
	$R = 75\Omega$					
	$BW_i = 15.4GHz$					
Component parameters						
Parameters	Initial values Final values					
$C_{g}$	300fF	255fF				
$C_{pg}^{ m Tr}$	180fF	170fF				
$C_p^{\mathrm{I}} + C_p^{\mathrm{L}}$	$0.4C_g$	(0.137+0.196) C <sub>g</sub>				
W	90μm	85µm				
$V_{od}$	0.248V	0.32V				
$I_d$	4.67mA	6.155mA				
$L_H$	0.85nH	1.16nH				
$L_{\mathcal{S}}$	1.3nH	1.67nH				
$\alpha = C_d/C_g$	0.6	0.63				
$Q_{Ls}$ / $Q_{Cg}$	8/8	7.7 / 6.7				
$[@\omega_2]$	$[@2\pi \cdot 13.16 \cdot 10^9 \text{ rad/sec}]$	$[@2\pi \cdot 12.4 \cdot 10^9 \text{ rad/sec}]$				
$R_S / r_g$	13.43 / 5	NA				




Fig. 16. Schematics of the designed SHCA and HSCA with four stages.

TABLE II SUMMARY OF DESIGN PARAMETERS FOR THE HSCA

Parameters	Initial values	Final values
$C_g$	300fF	215fF
$C_{pg}^{ m Tr}$	180fF	170fF
$C_p^{\mathrm{I}} + C_p^{\mathrm{L}}$	$0.4C_g$	$(0.095+0.116) C_g$
$L_H$	0.85nH	1.0nH
$L_S$	1.64nH	1.82nH
$C'_d$	72fF	90fF
$Q_{Ls}/Q_{Cg}$	8/8	7.7 / 8.3
$[@\omega_2]$	[@ $2\pi \cdot 10.15 \cdot 10^9 \text{ rad/sec}$ ]	$[@2\pi \cdot 11.38 \cdot 10^9 \text{ rad/sec}]$
$R_S / r_g$	13 / 6.5	NA

parameters' design at four stages, i.e., n=4, the initial component values can be computed. Subsequently, these were adjusted manually via simulation for the final values. Table I summarizes the initial and final design parameters of the SHCA where close matching between the two parameters implies the efficiency of the design flow. In the table, the numbers in italic were estimated




Fig. 17. Simulated interstage responses of the four-stage SHCA and HSCA without interconnection parasitics (gray lines) and with parasitics (dark lines).

values for calculation of the initial parameters. Also, the final inductances are larger than the initial design and this is mainly to account for the parasitic resistance effect.

Condition (	Performance °C)	BW <sub>i</sub> <sup>SH</sup> (GHz)	BW <sub>i</sub> <sup>HS</sup> (GHz)	BW <sub>i</sub> Ratio
	-40	15.14	11.51	1.31
Slow	27	14.39	11.2	1.28
	100	13.48	10.85	1.24
	-40	15.52	11.81	1.31
Typical	27	14.9	11.6	1.28
	100	14.07	11.25	1.25
	-40	15.24	11.72	1.30
Fast	27	14.13	11.39	1.24
	100	13.02	11.03	1.18

TABLE III
INTER-STAGE BANDWIDTH PERFORMANCE UNDER EXTREME PROCESS AND
TEMPERATURE CONDITIONS

Fig. 16(a) shows the schematic of the designed SHCA. A resistor (10  $\Omega$ ) is inserted at the gate of each of the cascode transistors for good stability [4]. In the amplifier layout (not shown), the circular spiral using metal 6 was adopted for all the inductors. For comparison, the four-stage HSCA was also designed using the same transistor stage with  $W/L_{\min}$  ,  $I_d$  and R identical to the final parameter assignment in Table I. This essentially yields the same gain and power consumption as those of the SHCA but the bandwidth is different. The amplifier schematic is shown in Fig. 16(b) with the additional  $C'_d$ , implemented by a MIM capacitor, included for optimum bandwidth. The final inductance and capacitance design values are listed in Table II for the optimum HSCA. From Tables I and II, since the resulting overall capacitance ratio at each of the SHCA transistor gain stages is  $C_d/C_q = 0.63$ , it is anticipated from the BWER plots in Fig. 14(a) and (b) under their corresponding final Q parameters that the SHCA should exhibit a bandwidth advantage over the HSCA, with  $C'_d$  added to yield  $C_d/C_g = 1.0$ , by about a factor of 1.3.

The simulated interstage frequency responses of the designed SHCA and HSCA with and without interconnect parasitic capacitances are shown in Fig. 17. It is seen that, for both of the CAs, a bandwidth reduction by about 7% results from the parasitics. For the SHCA, the interstage peaking near the passband edge frequency at  $\omega_2 = 2\pi 12.4 \cdot 10^9$  rad/s is 0.5 dB. For the HSCA, there is -2.5 dB attenuation at its  $\omega_2 = 2\pi 11.38 \cdot 10^9$  rad/s. The interstage bandwidth of the HSCA is at 11.6 GHz and that of the SHCA is larger by a factor of 1.28, i.e., at 14.9 GHz, close to the theoretical prediction. It should be noted that, as indicated by simulation under extreme process and temperature conditions, the relative bandwidth figures between the interstage responses of the SHCA and HSCA are only varied slightly, as summarized in Table III.

Fig. 18(a) shows the simulated overall frequency characteristics of the four-stage CAs. The responses indicate the SHCA bandwidth at 12.8 GHz and this is about 1.2 times more than the bandwidth of the optimum HSCA at 10.6 GHz. From the responses in Fig. 18(a), both the CAs exhibit a low-frequency gain at 15.7 dB and the return loss characteristics at the input and output ports are all kept below -10 dB within their corresponding bandwidth. Fig. 18(b) shows the simulated phase responses of the amplifiers. The simulated noise factor F (in decibles) of the amplifiers is almost identical at 10 dB [Fig. 18(c)] for frequencies up to their passband edges. Note that simulation also indicates a less than 4% contribution from gate noise. Finally, simulated output eye diagrams for a set of 12.5- and




Fig. 18. Simulated CA performances (a) overall magnitude responses (b) phase responses (c) noise figure.

15-Gb/s input random data are given in Fig. 19(a) and (b) confirming the speed advantage in the SHCA.

### VI. CONCLUSION

The triple-resonance bandwidth enhancement techniques based on SH and HS peaking for interstage networks of wide-band CAs have been investigated. From the qualitative time-domain operation, although both networks enable serial charging of the drain and gate capacitances, it has been shown that SH peaking inherently offers superior bandwidth enhancement due to less diversion of the gate charging current. By using the triple-resonance concept, the frequency-domain




Fig. 19. Simulated eye diagrams at (a) 12.5 Gb/s and (b) 15 Gb/s.

characteristics of the networks were studied. Based upon this frequency-domain insight and also the reciprocal property between the SH and HS networks, analytical design equations that are equally applicable to both networks have been developed. Subsequently, the equations were employed for a quantitative bandwidth comparison. The frequency characteristics of both peaking networks against the capacitor ratio  $C_d/C_q$  were discussed through the relative locations of their three resonant frequencies. Specifically, it has been shown that SH peaking maintains a high BWER over a wide range of  $C_d/C_q$  ratios and, as the ratio converges to zero, its BWER approaches the theoretical limit of a bandwidth enhancement two-port network. On the other hand, HS peaking exhibits a considerably inferior BWER. Moreover, its BWER is degraded as the ratio  $C_d/C_q$ decreases and a certain  $C_d/C_g$  ratio is required to achieve optimum HS bandwidth. Peaking suppression and bandwidth reduction in the SH and HS networks as a result of the nonideal effects due to transistor's gate resistance and inductors' losses were analyzed in detail. The noise expression of a CA was given and calculation of the initial parameters was described. Verification of the analysis equations was provided via practical simulations where close agreement between the theoretical indications and simulation results was observed. Following the extensive theoretical analysis and verification, SH peaking has manifested itself as a superior technique for implementation of integrated wide-band CMOS CAs.

### REFERENCES

- [1] E. L. Ginzton, W. R. Hewlett, J. H. Jasberg, and J. D. Noe, "Distributed amplification," *Proc. IRE*, vol. 36, pp. 956–969, Aug. 1948.
- [2] S. Kimura and Y. Imai, "0–40-GHz GaAs MESFET distributed baseband amplifier ICs for high-speed optical transmission," *IEEE Trans. Microw. Theory Tech.*, vol. 44, no. 11, pp. 2076–2082, Nov. 1996.

- [3] B. M. Ballweber, R. Gupta, and D. J. Allstot, "A fully integrated 0.5–5.5-GHz CMOS distributed amplifier," *IEEE J. Solid-State Circuits*, vol. 35, no. 2, pp. 231–239, Feb. 2000.
- [4] R. C. Liu, C. S. K. Lin, L. Deng, and H. Wang, "Design and analysis of DC-to-14-GHz and 22-GHz CMOS cascode distributed amplifiers," *IEEE J. Solid-State Circuits*, vol. 39, no. 8, pp. 1370–1374, Aug. 2004.
- [5] S. S. Mohan, M. M. Hershenson, S. P. Boyd, and T. H. Lee, "Bandwidth extension in CMOS with optimized on-chip inductors," *IEEE J. Solid-State Circuits*, vol. 35, no. 3, pp. 346–355, Mar. 2000.
- [6] C. H. Wu, C. H. Lee, W. S. Chen, and S. I. Lui, "CMOS wide-band amplifiers using multiple inductive-series peaking technique," *IEEE J. Solid-State Circuits*, vol. 40, no. 2, pp. 548–552, Feb. 2005.
- [7] B. Analui and A. Hajamiri, "Bandwidth enhancement for transimpedance amplifiers," *IEEE J. Solid-State Circuits*, vol. 39, no. 8, pp. 1263–1270, Aug. 2004.
- [8] J. Y. Liang and C. S. Aitchison, "Gain performance of cascade of single stage distributed amplifiers," *Electron. Lett.*, vol. 31, no. 15, pp. 1260–1261, Jul. 1995.
- [9] A. Worapishet, S. Srisathit, and M. Chongcheawchamnan, "Broadband amplification in CMOS technology using cascaded single-stage distributed amplifier," *Electron. Lett.*, vol. 38, no. 14, pp. 675–676, Jul. 2002.
- [10] M. D. Tsai, K. L. Deng, H. Wang, C. H. Chen, C. S. Chang, and J. G. J. Chern, "A miniature 25-GHz 9-dB CMOS cascaded single-stage distributed amplifier," *IEEE Microw. Wireless Compon. Lett.*, vol. 14, no. 12, pp. 554–556, Dec. 2004.
- [11] S. Galal and B. Razavi, "40-Gb/s amplifier and ESD protection circuit in 0.18-\(mu\)m CMOS technology," *IEEE J. Solid-State Circuits*, vol. 39, no. 12, pp. 2389–2396, Dec. 2004.
- [12] R. P. Jindal, "Gigahertz-Band high-gain low-noise AGC amplifiers in fine-line NMOS," *IEEE J. Solid-State Circuits*, vol. SC-22, no. 4, pp. 512–521, Aug. 1987.
- [13] T. H. Lee, The Design of CMOS Radio-Frequency Integrated Circuits. New York: Cambridge University Press, 1998.
- [14] C. A. Desoer and E. S. Kuh, *Basic Circuit Theory*, . Berkeley: University of California, 1969.
- [15] B. Razavi, R. H. Yan, and K. F. Lee, "Impact of distributed gate resistance on the performance of MOS devices," *IEEE Trans. Circuits Syst. I., Fundam Theory Appl.*, vol. 41, no. 11, pp. 750–754, Nov. 1994.



Apisak Worapishet (M'00) received the B.Eng. degree from King Mongkut's Institute of Technology, Ladkrabang, Thailand, in 1990, the M.Eng.Sc. degree from the University of New South Wales, Sydney, Australia in 1995 both in electrical engineering, and the Ph.D. degree in electrical engineering from Imperial College of Science, Technology and Medicine, London, U.K., in 2001.

Since 1990, he has been with Mahanakorn University of Technology, Nong-Chok, Thailand, where he currently serves as the director of Mahanakorn

Microelectronics Research Center (MMRC) and an Associate Professor at Telecommunication Department. His current research interest includes mixed-signal CMOS analog integrated circuits and RF CMOS circuits and systems. Dr. Apisak is also a member of the IEICE and the Analogue Signal Processing Technical Committee (ASPTC) of the IEEE Circuit and System Society (CAS).



Ittipat Roopkom was born in Bangkok, Thailand. He received the B.E. and M.E. degrees in telecommunication engineering from Mahanakorn University of Technology, Nong-Chok, Thailand, in 2002 and 2005, respectively. he is currently working toward the Ph.D. degree at King Mongkut's Institute of Technology, Ladkrabang, Thailand.

Since 2006, he has been with the Faculty of Engineering and Research Center for Communications and Information Technology (ReCCIT), King Mongkut's Institute of Technology, His research

focuses on broadband circuit for communication system.



Wanlop Surakampontorn (M'79–SM'04) was born in Bangkok, Thailand. He received the B.Eng. and M.Eng. degrees in electrical engineering from the King Mongkut's Institute of Technology Ladkrabang (KMITL), Bangkok, Thailand, in 1976 and 1978, respectively, and the Ph.D. degree in electronics from the University of Kent, Canterbury, Kent, U.K., in 1983.

Since 1978, he has been a Member of the Department of Electronics, Faculty of Engineering, KMITL, where he is currently a Senior Professor of Electronic

Engineering. His research interests are in the areas of analog and digital integrated circuit designs, real-time application of PC computers and microprocessors, digital signal processing, electronic instrumentation, and VLSI signal processing.

Dr. Surakampontorn received the Outstanding Scientist of Thailand Award in 1996 and The National Award for Distinguished Researcher, Thailand, in 1998. He is a member of the IEICE.





International Journal of Electronics and Communications

Int. J. Electron. Commun. (AEÜ) 62 (2008) 11-23

www.elsevier.de/aeue

# Efficient implementation of tunable ladder filters using multi-output current controlled conveyors

Amorn Jiraseree-amornkun\*, Wanlop Surakampontorn

Faculty of Engineering and Research Center for Communications and Information Technology, King Mongkut's Institute of Technology Ladkrabang, Bangkok 10520, Thailand

Received 16 May 2006; accepted 22 January 2007

#### **Abstract**

A methodology to realize continuous-time current-mode tunable ladder filters of any order has been presented. This proposed technique individually simulates signal flow graph (SFG) of each branch element from passive filter prototype using only multi-output second generation current controlled conveyors (MCCCIIs) and grounded capacitors. This leads to simple structure, ease of design and suitability for IC fabrication. A third-order Butterworth low-pass filter, a third-order elliptic low-pass filter and a sixth-order Chebyshev band-pass filter are employed to demonstrate the proposed realization scheme. These simulated filters retain minimum requirement of passive and active elements and provide the filter corner frequency tunability. Moreover, the method allows an implementation of the elliptic filters by simply adding floating capacitors to all-pole filter structures.

© 2007 Elsevier GmbH. All rights reserved.

Keywords: Tunable ladder filter; Current-mode; Multi-output current controlled conveyors

### 1. Introduction

Although information processing is migrating continuously to digital domain, analog filters have still been found in wide range of applications as a medium connecting digital processors and analog signals often found in nature. This paper concentrates on functional emulation of high-order passive RLC ladder filters, which are well known for their low pass-band sensitivity to component variations and component spreads. There have been numerous developed methods to enjoy these benefits using Op-amp-RC and OTA-C circuits [1]. Among these methods, the signal flow graph (SFG) simulation has gained better popularity than the synthetic elements replacement as it shares the low sensitivity and low component spreads of the precedent RLC filters. Traditionally,

E-mail address: amorn@ieee.org (A. Jiraseree-amornkun).

the SFG simulation is based on a modeling of the circuit characteristic using voltage signals. However, interests in current-mode signal processing are substantially expanding since it possesses a large number of good properties such as low internal nodes impedance, which gives a potential to achieve a large bandwidth. As signals are represented by current, a much lower voltage is required as compared with the voltage-mode signal processing. This makes the currentmode circuits suitable for low voltage designs. Furthermore, summation and subtraction of signal currents can be directly performed at circuit nodes, resulting in a simple structure. Consequently, many suggestions of the current-mode active ladder filters employing multiple output OTAs and CCIIs have been published [2-4]. However, most of them showed the realizations of the simulated transfer function in rather complicated ways and do not possess the optimal or efficient employment of active and passive elements. Furthermore, the realization may not have a direct connection to the prototype RLC filters. Thus, the sensitivity may not be

<sup>\*</sup> Corresponding author.

necessarily low. Recently, the linear transformation has been adopted to realize the active ladder filters with some good results [5,6]. But, complex synthesis equations as well as some external resistors are required. Moreover, the utilized frequency is fixed by their determined passive elements.

Rather than converting the whole network to a large SFG equivalent diagram, this paper shows an intuitive idea to divide the original ladder network into subsections, and then realize SFG of each subsection one by one. Hence the low sensitivity basis is guaranteed while reducing the complexity of a large SFG diagram. This proposed scheme possesses many advantages. First, the structure is very simple and easy to design including realization of the finite transmission zero. All capacitors are grounded and no external resistors are required, thereby saving chip area in IC implementation. In addition, each individual subsection SFG is simulated using the multi-output second generation current controlled convevor (MCCCII), the tunable internal impedance of which can be utilized to electronically adjust the frequency characteristics of the filters. This will be useful to reconfigure the system or to compensate for component deviations using automatic tuning system in IC integration [7].

The next section briefly describes the current-mode ladder structure and the idea of individual component synthesis. An introduction to the multi-output current controlled conveyor and how to use it to implement each component of current-mode active filters using the proposed structure are discussed in Section 3. The circuit design of MCCCII is shown in Section 4. Section 5 explains some filter examples and their simulation results and Section 6 contains our conclusions.

# 2. Current-domain ladder component partitioning

The traditional SFG simulation technique emulates voltage-current relationships of all elements in the prototype ladder filters. For a large network, however, this appears to be a roundabout and impractical way [1]. In this paper, a new viewpoint has been proposed. The idea is based on a partitioning of a large network into individual basic sections. Consider a general doubly terminated lossless passive ladder network in Fig. 1. Such a network can be partitioned into two basic sections: shunt and series (as depicted in Figs. 2(a) and (b), respectively), the corresponding SFG equivalent block diagrams of which are shown in Figs. 2(c) and (d). The block diagram in Fig. 2(c) (and Fig. 2(d)) represents the output voltage (current) as a result of the product of the impedance (admittance) and the subtraction between corresponding current (voltage) of the previous and next stages. Therefore, the overall equivalent structure can be constructed by a proper cascading of these two equivalent branches. With these two basic operations, the branch relationships for the entire structure can be





Fig. 1. General doubly terminated ladder network.



**Fig. 2.** Fundamental operations: (a) shunt branch, (b) equivalent shunt branch, (c) series branch, and (d) equivalent series branch.

rewritten in form of

$$V_{1} = Z_{1} \left( I_{IN} - I_{2} - \frac{V_{1}}{R_{S}} \right),$$

$$I_{2} = Y_{2}(V_{1} - V_{3}),$$

$$V_{3} = Z_{3}(I_{2} - I_{4}),$$

$$\vdots$$

$$V_{n} = Z_{n}(I_{n-1} - I_{o}),$$

$$I_{o} = \frac{V_{n}}{R_{I}}.$$

$$(1)$$

Since the summation or subtraction of current signals can be implemented at circuit nodes, converting all variables into current forms will lead to design simplicity. The conversion is simply performed by either normalizing or scaling the equations with resistance  $R_p$ . All relations in Eq. (1) are then transformed into their corresponding current transfer functions as

$$\frac{V_{1}}{R_{p}} = \frac{Z_{1}}{R_{p}} \left( I_{IN} - I_{2} - \frac{V_{1}}{R_{S}} \right), 
I_{2} = Y_{2}R_{p} \left( \frac{V_{1}}{R_{p}} - \frac{V_{3}}{R_{p}} \right), 
\frac{V_{3}}{R_{p}} = \frac{Z_{3}}{R_{p}} (I_{2} - I_{4}), 
\vdots 
\frac{V_{n}}{R_{p}} = \frac{Z_{n}}{R_{p}} (I_{n-1} - I_{o}), 
I_{o} = \frac{R_{p}}{R_{L}} \frac{V_{n}}{R_{p}}.$$
(2)

### 3. Synthesis of branch elements using MCCCII

After the separated shunt and series portions have been created for the prototype ladder network, they will be subsequently implemented using the MCCCIIs. Each block of them has two outputs: a positive output for the forward path and a negative output for the feedback path. Finally, cascading every portion of branches back together with proper connections of the feed forward and feedback paths will result in the complete equivalent circuit. This method is as easy as the synthetic element replacement, yet maintaining the benefit of low sensitivity of the ladder structure.

### 3.1. Characteristic of MCCCII

Typically, current conveyor has only one output current terminal, whose signal is available only once for each feedback path. Therefore, in multi-loop feedback topologies, which require several duplicated signals, multi-output configuration will gain more advantages. The equivalent circuit of MCCCII is shown in Fig. 3 and its port relations can be described by the following matrix equation:

$$\begin{bmatrix} I_Y \\ V_X \\ I_{+Z} \\ I_{-Z} \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 & 0 \\ 1 & R_X & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & -1 & 0 & 0 \end{bmatrix} \begin{bmatrix} V_Y \\ I_X \\ V_{+Z} \\ V_{-Z} \end{bmatrix}, \tag{3}$$

where  $R_X$  is an intrinsic resistance of the current input port X and it is possible to be controlled by varying the external bias current [8]. The equivalent MCCCII-based components for simulating the two fundamental operations in Fig. 2 and the use of  $R_X$  as a tunable parameter fall into 3 categories namely (1) single passive element, (2) single passive element with source or load resistor, and (3) double passive elements, details of which will be described in the following sections.

### 3.2. Simulation of single passive element

The first two basic single passive element frames: a shunt capacitor branch and a series inductor branch, are shown in Figs. 4(a) and (b), respectively. With all voltage signals transformed into their current counterparts by a scaling resistance  $R_p$  as mentioned in Section 2, their voltage and current relations in form of current transfer functions can be shown as

$$\frac{V_i}{R_p} = \frac{1}{sC_iR_p}(I_{i-1} - I_{i+1}),\tag{4a}$$

$$I_{j} = \frac{R_{p}}{sL_{j}} \left( \frac{V_{j-1}}{R_{p}} - \frac{V_{j+1}}{R_{p}} \right). \tag{4b}$$

Obviously, both equations represent an integrating function. Hence, they can be simulated by an equivalent MCCCII





Fig. 3. Equivalent circuit of MCCCII.



**Fig. 4.** Single element: (a) shunt C, (b) series L, (c) equivalent MCCCII structure.

integrator in Fig. 4(c), which has the current transfer function of

$$I_k = \frac{1}{sC_k R_X} (I_{k-1} - I_{k+1}). \tag{5}$$

Mapping the equivalent circuit to the shunt capacitor by letting  $I_k = V_i/R_p$ ,  $I_{k-1} = I_{i-1}$  and  $I_{k+1} = I_{i+1}$  results in the design parameter  $C_k = (C_i R_p)/R_X$ . Similarly, the design parameter for the series inductor branch is  $C_k = L_j/(R_p R_X)$ , which is deduced from mapping the circuit variables  $I_k = I_j$ ,  $I_{k-1} = V_{j-1}/R_p$  and  $I_{k+1} = V_{j+1}/R_p$ . Since after the transformation, all variables are related to  $R_X$ , the adjustment of  $R_X$  will tune the corner frequency of the filters.

The shunt inductor and the series capacitor can be treated in the same way. For ease of reference, all single passive element syntheses are summarized and listed in Table 1.

## 3.3. Simulation of single passive element with source or load resistor

By using the same concept as in Section 3.2, all single passive element syntheses with a source resistor are summarized in Table 2. Notice that similar current transfer

 Table 1. Single passive element syntheses

Passive elements	Voltage-current relations	MCCCII-based circuits	
$I_{i:l} \xrightarrow{I_{i+l}} C_i$	$\frac{V_i}{R_p} = \frac{1}{sC_i R_p} (I_{i-1} - I_{i+1})$	$\begin{array}{c c} I_{k-I} & \downarrow -I_{k+I} & I_k \\ \hline \\ C_k & \downarrow \\ \hline \\ & X & -Z & \rightarrow \\ & & & -I_k \end{array}$	$C_k = (C_i R_p)/R_X$ for shunt C
$V_{j-1} \longrightarrow V_{j+1} \longrightarrow V_{j+1}$	$I_j = \frac{R_p}{sL_j} \left( \frac{V_{j-1}}{R_p} - \frac{V_{j+1}}{R_p} \right)$	$I_k = \frac{1}{sC_k R_X} (I_{k-1} - I_{k+1})$	$C_k = L_j/(R_p R_X)$ for series L
$I_{i-1} \longrightarrow I_{i+1}$ $V_i \longrightarrow L_i$	$\frac{V_i}{R_p} = \frac{sL_i}{R_p} (I_{i-1} - I_{i+1})$	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	$C_k = L_i/(R_p R_X)$ for shunt L
$ \begin{array}{c ccc} V_{j-l} & C_j & V_{j+l} \\  & & & \\  & & & \\ \hline I_j & & \\ \end{array} $	$I_{j} = sC_{j}R_{p}\left(\frac{V_{j-1}}{R_{p}} - \frac{V_{j+1}}{R_{p}}\right)$	$= sC_k R_X (I_{k-1} - I_{k+1})$	$C_k = (C_j R_p)/R_X$ for series C

Table 2. Single passive element syntheses with source or load resistor

Passive elements	Voltage-current relations	MCCCII-based circuits	
$R_{s} \xrightarrow{I_{i+1}} C_{i}$	$\frac{V_i}{R_S} = \frac{1}{sC_i R_S + 1} (I_{IN} - I_{i+1})$	$\begin{array}{c c} I_{k-1} & & & I_k \\ \hline C_k & & & X \\ \hline & & & & & & \\ & & & & & & \\ \hline & & & & & & \\ & & & & & & \\ & & & & & &$	$C_k = (C_i R_S)/R_X$ for shunt C
$\begin{array}{c c} I_{IN} & L_j & V_{j+1} \\ \hline \\ R_S & I_j & \\ \end{array}$	$I_{j} = \frac{1}{s \frac{L_{j}}{R_{S}} + 1} \left( I_{IN} - \frac{V_{j+1}}{R_{S}} \right)$	_	$C_k = L_j/(R_S R_X)$ for series L
$I_{IN}$ $I_{i+1}$ $R_S$ $V_i$ $L_i$	$\frac{V_i}{R_S} = \frac{s \frac{L_i}{R_S}}{s \frac{L_i}{R_S} + 1} (I_{IN} - I_{i+1})$	$I_{k-I}$ $X$ $X$ $X$ $Y$ $+Z$ $Y$ $X$ $Y$ $+Z$ $Y$ $X$ $X$ $Y$ $Y$	$C_k = L_i/(R_S R_X)$ for shunt L
$\begin{array}{c c} I_{IN} & C_j & V_{j+1} \\ \hline \downarrow & & \downarrow \\ R_S & & I_j \end{array}$	$I_j = \frac{sC_jR_S}{sC_jR_S + 1} \left( I_{IN} - \frac{V_{j+1}}{R_S} \right)$	$I_{k} = \frac{sC_{k}R_{X}}{sC_{k}R_{X} + 1}(I_{k-1} - I_{k+1})$	$C_k = (C_j R_S)/R_X$ for series C

equations as in the single passive element can be obtained when choosing  $R_S = R_p$ . Again, mapping  $I_k$ ,  $I_{k-1}$  and  $I_{k+1}$  of the MCCCII equivalent circuits to the passive branch elements result in the same design parameters  $C_k = (C_i R_S)/R_X$  for the shunt capacitor and  $C_k = L_j/(R_S R_X)$  for the series inductor. Note that it is also possible to realize these functions using an additional MCCCII connected as a resistor together with the circuits in Section 3.2 [9,10], but this will unnecessarily require some extra MCCCIIs. Comparing the circuits in Tables 1 and 2, the single passive elements with and without *source* resistor have nearly identical equivalent MCCCII circuits, except for a few different port arrangements of MCCCIIs. This is because we directly use  $R_X$  to simulate the *source* resistor and employ the potential of the multi-output structure.

Furthermore, it can be shown that single passive elements with a *load* resistor also share the same structures. However, we have to consider the input signals coming into the right-hand side of the passive RC/RL instead and the current  $I_{IN}$  is absent since load devices are considered. The equivalent MCCCII circuit remains unchanged, so does the design parameter  $C_k$ . This is also true for the rest of passive elements with either *source* or *load* resistor. Filter designs in Section 5 will clearly illustrate their usages in actual applications.

### 3.4. Simulation of double passive elements

Double LC passive elements, both with and without *source/load* resistor(s), can also be considered in a similar way as in the case of the single passive elements. Their results are shown in Table 3.

### 4. MCCCII implementation

### 4.1. Circuit description

The implementation of a current conveyor based on a complementary push–pull class-AB has gained popularity in many applications since its structure is as simple as a basic OTA but consumes less power [8]. Although the bipolar technologies provide higher gain, greater linearity and wider frequency bandwidth, CMOS technologies have been in wide spread use in almost all areas of applications when low power consumption, low cost and suitability for mixed analog/digital implementations, are of major concerns. A circuit schematic of a CMOS push–pull MCCCII is shown in Fig. 5. All transistors are biased to operate in saturation region. The multi-output topology can be easily implemented by appending additional output transistors to the current mirrors at port +Z and -Z as required.

### 4.2. Nonlinearity consideration

From the proposed MCCCII-based filter topology, there are two major circuit functions: voltage-to-current con-

verter and current buffer. Nevertheless, both the Y-terminal-voltage-induced current and the input current that directly flows into the X-terminal have been nonlinearly divided into two paths flowing through the output NMOS and PMOS current mirrors, before they are duplicated and summed up again at the +Z and -Z outputs. Their transfer linearities can be shown in term of  $R_X$ . First, consider an input voltage applying to Y-terminal. This voltage will induce a current at the X-terminal, which in turn flow into the upper and lower transistors,  $M_2$  and  $M_4$ , respectively. Assuming  $K_1 = K_2 = K_N$ ,  $K_3 = K_4 = K_P$ ,  $V_{T1} = V_{T2} = V_{TN}$  and  $V_{T3} = V_{T4} = V_{TP}$ , we can write the following current relations:

$$i_{D2} = \begin{cases} I_B + 2v_Y \sqrt{K_N I_B} + K_N v_Y^2 & \text{for } v_Y > -\sqrt{\frac{I_B}{K_N}}, \\ 0 & \text{for } v_Y < -\sqrt{\frac{I_B}{K_N}}, \end{cases}$$
(6a)

$$i_{D4} = \begin{cases} I_B - 2v_Y \sqrt{K_P I_B} + K_P v_Y^2 & \text{for } v_Y < +\sqrt{\frac{I_B}{K_P}}, \\ 0 & \text{for } v_Y > +\sqrt{\frac{I_B}{K_P}}, \end{cases}$$
(6b)

where  $I_B$  is the bias current and MOSFET parameter  $K_{N(P)} = \mu_{N(P)} C_{OX}(W/L)/2$ . Combining these two branch currents in Eqs. (6a) and (6b) results in the total current flowing out of the X-terminal as

$$i_X = i_{D2} - i_{D4}$$
  
=  $2\sqrt{I_B}(\sqrt{K_N} + \sqrt{K_P})v_Y + (K_N - K_P)v_Y^2$ . (7)

Note that the short transition to weak inversion before the complete transistor turn-off is neglected, as this current does not normally contribute to a large error in the total current in the X-terminal if the bias current  $I_B$  is sufficiently large. Then the X-terminal current could be a linear function of the Y-input voltage and we can consider  $R_X$  as a linear resistor of  $1/4\sqrt{KI_B}$   $\Omega$ , as long as  $K_N = K_P = K$  and  $|i_X| < 4I_B$ are assumed [11]. This also implies that all transistors in the push-pull current conveyor will remain in saturation region until X-current signal is almost four times larger than the bias current  $I_B$ . Thus, its class-A operation range is nearly four times greater than a typical class-A current conveyor. This is also true for the input current directly flowing into the X-terminal in the current buffering operation. Eq. (7) is still valid with  $v_X$  replacing  $v_Y$  and the last parenthesis becomes  $(K_P - K_N)$ . The wide swing cascode current mirror has been chosen in order to minimize the current transfer error and raise the output impedance. The cascode transistor  $M_{P-\text{cas}}$  and  $M_{N-\text{cas}}$  help control the drain-source voltage,

evnthese	
Plement	
naccive	
Domble	
ahle 3	
Ì	

Table 3. Double passive element syntheses           Passive elements         Voltage-current	ement syntheses  Voltage-current relations	MCCCII-based circuits	
Double passive elements $V_{i} = C_{i} $ $V_{i} = C_{i} $ $V_{i} = C_{i} $	$\frac{V_i}{R_p} = \frac{s \frac{L_i}{R_p}}{s^2 C_i R_p \frac{L_i}{R_p} + 1} (I_{i-1} - I_{i+1})$	$C_{kl} = \begin{bmatrix} I_{k+1} & I_k \\ I_{k+1} & I_k \\ I_{k+1} & I_k \end{bmatrix}$ $C_{kl} = \begin{bmatrix} I_k & I_k \\ I_k & I_k \\ I_k & I_k \end{bmatrix}$ $C_{kl} = \begin{bmatrix} I_k & I_k \\ I_k & I_k \end{bmatrix}$	$C_{k1} = (C_i R_p)/R_X$ $C_{k2} = L_i/(R_p R_X)$ for shunt parallel LC
	$I_{j} = \frac{sC_{j}R_{p}}{s^{2}C_{j}R_{p}\frac{L_{j}}{R_{p}} + 1} \left(\frac{V_{j-1}}{R_{p}} - \frac{V_{j+1}}{R_{p}}\right)$	$=\frac{sC_{k2}R_{x}}{s^{2}C_{k1}C_{k2}R_{z}^{2}}$	$C_{k1} = L_j/(R_p R_X)$ $C_{k2} = (C_j R_p)/R_X$ for series LC
	$\frac{V_i}{R_p} = \frac{s^2 C_i R_p \frac{L_i}{R_p} + 1}{s C_i R_p} (I_{i-1} - I_{i+1})$	NCCCII Z  NCCCII	$C_{k1} = L_i/(R_p R_X)$ $C_{k2} = (C_i R_p)/R_X$ for shunt series LC
	$I_{j} = \frac{s^{2}C_{j}R_{p}\frac{L_{j}}{R_{p}} + 1}{s\frac{L_{j}}{R_{p}}} \left(\frac{V_{j-1}}{R_{p}} - \frac{V_{j+1}}{R_{p}}\right)$	$I_k = \frac{s^2 C_{k1} C_{k2} R_X^2}{s C_{k2} R_X} (I_{k-1} - I_{k+1})$	$C_{k1} = (C_j R_p)/R_X$ $C_{k2} = L_j/(R_p R_X) \text{ for series parallel LC}$

 $C_{k2} = (C_i R_S)/R_X$  for shunt series LC

 $C_{k1} = L_i/(R_S R_X)$ 

 $C_{k2} = L_j/(R_S R_X)$  for series parallel LC

 $C_{k1} = (C_j R_S)/R_X$ 


Double passive elements with source or load resistor

 $C_{k2} = L_i/(R_S R_X)$  for shunt parallel LC

 $C_{k1} = (C_i R_S)/R_X$ 

 $C_{k2} = (C_j R_S)/R_X$  for series LC

 $C_{k1} = L_j/(R_S R_X)$ 






Fig. 5. Circuit schematic of a CMOS MCCCII.




Fig. 6. Small-signal equivalent circuit of the upper half of MCCCII.

 $v_{\rm DS}$ , between transistors within the current mirrors  $M_P$  and  $M_N$ . The difference of drain-source voltages between the mirror transistors is in the order of a few millivolts for a proper design, hence the distortion from the channel length modulation effect is insignificant.

### 4.3. Frequency limitation

The small-signal equivalent circuit of the upper half from Y-terminal to +Z-terminal of the MCCCII is presented in Fig. 6, assuming that the transistor output conductance  $g_{ds}$ is much smaller than the transconductance  $g_m$  and the conductance  $g_1$  in the load admittance  $y_1 = g_1 + sC_1$ . For simplicity, all current mirrors are considered as simple MOS current mirrors since the cascode transistors barely contribute to the overall frequency response limitation. The capacitance  $C_{+\mathrm{Z}n}$  consists of the gate-source capacitances  $C_{\mathrm{gs}P}$  of the mirror transistors  $M_P$  and all other parasitic capacitances at node  $v_2$ , excluding the gate-drain capacitances  $C_{gd2}$  and  $C_{gdP}$ . Typically, the current mirror transistors usually have relatively large gate areas in order to minimize the current transfer error. Therefore, the gate-source capacitances are dominant and consequently the approximated  $C_{+Zn}$  can be determined as

$$C_{+Zn} \approx (n+2)C_{gsP} = (n+2)\frac{2}{3}C_{ox}W_PL_P,$$
 (8)

where n is the number of output +Z ports and all mirror transistors have the same size. Note that the number n+2 in the parenthesis will become n+1 if there is no -Z-terminal.

Suppose that the gate-drain capacitances  $C_{\rm gd}$  are far smaller than the capacitances  $C_{+{\rm Z}n}$  and  $C_{\rm l}$ , therefore the upper half  $v_Y$ -to- $i_{+{\rm Z}}$  transconductance function can be determined as

$$\frac{i_{+Z}}{v_Y}\bigg|_{\text{upper half}} = g_{m2} \frac{\left(s \frac{C_{\text{gd2}}}{g_{m2}} - 1\right) \left(s \frac{C_{\text{gd}P}}{g_{mP}} - 1\right)}{\left(s \frac{C_{\text{gs2}}}{g_{m1}} + 1\right) \left(s \frac{C_{+Zn}}{g_{mP}} + 1\right)}.$$
 (9)

The transfer function has two poles and two right half-plane (RHP) zeros. The first pole is the product of NMOS parameters that usually results in a much higher frequency than the second pole, which is originated from PMOS current mirror  $M_{P1}$  especially for the multi-output circuits. The RHP zeros do not contribute a great deal to the amplitude response near the corner frequency. Furthermore, the relatively insignificant Miller effect of  $C_{\rm gd}$  can be reduced even further by incorporating the cascode transistors into the current-mirrors. Accordingly, we can assume the second pole as the dominant pole that limits the frequency response of the upper half circuit. Therefore, the corner frequency can be expressed as a function of device dimensions, number of +Z ports and bias current in form of

$$\omega_0 = \frac{3}{n+2} \sqrt{\frac{\mu_P I_B}{2C_{ox} W_P L_P^3}}.$$
 (10)

The above equation shows a trade-off between bandwidth and number of ports. Therefore, the port numbers must be minimized in order to use in higher frequency applications. As the corner frequency strongly depends on the channel length, there is also a strong trade-off between bandwidth and gain accuracy as well as bandwidth and distortion.


The lower half circuit of +Z-terminal can be similarly derived. This will show a dominant pole at the current mirror  $M_{N1}$ . However, such a pole frequency is almost three times larger due to the greater mobility of NMOS over PMOS. The frequency response of the -Z-terminal will have the additional poles and RHP zeros due to the current mirrors  $M_{P2}$  and  $M_{N2}$ . Therefore, the number of -Z ports must be reduced as much as possible in order to prevent further limitation on the operating frequency.

### 5. Filter designs and simulation results


The performance of filters designed by using the proposed methodology has been examined through HSPICE circuit simulator using AMIS 0.5- $\mu$ m level 49 CMOS model. For the MCCCII circuit in Fig. 5, the aspect ratio of all transistors are listed in Table 4. The bias current  $I_B$  is set to 50  $\mu$ A under the voltage supply of  $V_{\rm sup}=\pm 2.0\,{\rm V}$ . The simulated openloop transconductance gain  $(g_m)$  and 3-dB cutoff bandwidth are 0.53 mA/V and 183 MHz, respectively, when using the dual output MCCCII as a transconductance cell.

Table 4. W/L area of MOS in MCCCII circuit

Transistors	W/L	Transistors	W/L
$\overline{M_1, M_2}$	5/0.5	$M_3, M_4$	18.5/0.5
$M_{B1}$ , $M_{B2}$	90/2	$M_{B3}, M_{B4}$	90/0.5
$M_{B5}, M_{B6}$	30/2	$M_{B7}, M_{B8}$	30/0.5
$M_P$	60/1	$M_{P-\mathrm{cas}}$	100/1
$M_N$	60/1	$M_{N-\mathrm{cas}}$	50/1



**Fig. 7.** Prototype current-mode 3rd-order Butterworth low-pass RLC ladder filter.



**Fig. 8.** MCCCIIs-based current-mode 3rd-order Butterworth low-pass filter.

A current-mode third-order Butterworth low-pass ladder filter in Fig. 7 is adopted as the first design example. From the prototype passive filter, we can easily divide it into three sections of branch elements, comprising with the first shunt capacitor with the source resistor, the second series inductor and the third shunt capacitor with the load resistor. Refer to Table 2 for implementing the shunt capacitor with source and load resistors and Table 1 for the series inductor. The final equivalent MCCCII-based circuit is shown in Fig. 8. Obviously, only three MCCCIIs and three grounded capacitors are needed for realizing the third-order filter. It can be concluded that merely n MCCCIIs and n capacitors are required for the nth-order all-pole low-pass filters implementation with no requirement of external resistors. Therefore, this structure delivers a truly minimum requirement of active and passive components.

To picture out the feasibility of the proposed technique, the filter has been designed with the cutoff frequency  $f_{-3 \text{ dB}}$ of 5 MHz. Refer to Tables 1 and 2 for the design parameters  $C_k$ . Let  $R_p = R_S = 1 \Omega$  for simplicity and MCCCII  $R_X(1/g_m)$  of 1887  $\Omega$ , the capacitor values become  $C_{C1}$  $C_{C3} = 17.506 \,\mathrm{pF}$  and  $C_{L2} = 35.013 \,\mathrm{pF}$ . The simulated frequency responses of the designed circuit and the prototype RLC filter are shown together in Fig. 9. The tuning ability is performed by varying bias current to 12.5 and 200 μA. The corner frequencies are 2.65, 5.09 and 9.34 MHz relating to the calculated frequencies of 2.5, 5 and 10 MHz, respectively. The frequency accuracy is within about 6%. The proposed structure shows almost identical characteristic with the passive prototype filter before the signals begin to deviate at frequency beyond 100 MHz due to the frequency limitation of the MCCCIIs.




Fig. 9. Simulated frequency response of the 3rd-order Butterworth low-pass filter.

Filters including transmission zeroes like a third-order elliptic low-pass filter in Fig. 10 is also possible to be separated into three sections. By using the circuits in Table 3 for implementing the middle parallel LC elements while the first and the last blocks are, again, adopted from Table 2, the complete equivalent filter using only MCCCIIs and grounded capacitors is shown in Fig. 11. The prototype






Fig. 10. Prototype current-mode 3rd-order elliptic low-pass RLC ladder filter.



**Fig. 11.** MCCCIIs and only grounded capacitor current-mode 3rd-order elliptic low-pass filter.

corner frequency has been selected to be 1 MHz with 1 dB pass band ripple and 40 dB stop band attenuation. The simulated frequency responses are depicted in Fig. 12. The large variation of MCCCIIs-filter in high frequencies is noticed. This comes from the frequency restriction of the multi-output current controlled conveyor especially the second current conveyor with three output ports, as predicted in Section 4.3. Note that the notch position is not as deep as in the prototype filter due to the limitation of quality factor of simulated LC components.

Because this proposed technique derives each element with one-by-one replacement concept, it is possible to separate the floating capacitor  $C_2$  from the passive filter in Fig. 10 and then realize the canonical MCCCII-based all-pole low-pass ladder filter first. After that, adding the scaled capacitor  $C_2$  to the synthesized circuit at the corresponding node will result in a circuit shown in Fig. 13. Simulated frequency responses of the floating capacitor MCCCIIs-based filter is shown in Fig. 14. It is clearly seen that a better performance than the previous circuit using only grounded



**Fig. 13.** MCCCIIs and floating capacitor current-mode 3rd-order elliptic low-pass filter.




Fig. 12. Simulated frequency response of the grounded capacitor elliptic low-pass filter.





Fig. 14. Simulated frequency response of the floating capacitor elliptic low-pass filter.



**Fig. 15.** Prototype current-mode 6th-order Chebyshev band-pass RLC ladder filter.

Fig. 16. MCCCIIs and only grounded capacitor current-mode 6th-order Chebyshev band-pass filter.

capacitors is achieved. It is worth noting that the peaking magnitude at the corner frequency due to phase lag is also smaller by 0.2 dB comparing to Fig. 12. This is because the use of low frequency three output ports MCCCII is avoided. Furthermore, this structure has the filter capacitances presented at all nodes and is suitable for high frequency operation. Therefore, this solution is preferable for realizing the elliptic filters when the floating capacitor is permitted.

The last example is a sixth-order Chebyshev band-pass filter shown in Fig. 15 with 1 MHz center frequency and 1 MHz bandwidth. Its three branch sections are all listed in Table 3. The complete MCCCII-based band-pass filter appearing in Fig. 16 has the frequency response as shown in Fig. 17. There is a noticeable peaking due to the *Q*-enhancement effect. Since every separated section can be tuned electronically, incorporating a suitable *Q*-control circuit will help adjust the filter to the desired center frequency [7].

### 6. Conclusions

The current-mode ladder filter synthesis using multioutput current controlled conveyors has been proposed. The design method is very simple and covers all types of precedent passive LC ladder filters. This technique requires the minimum number for both passive and active components. There are only n MCCCIIs needed for realizing the nth-order all-pole filter and elliptic low-pass filter with an absence of the external resistor provided that floating capacitors are permitted. However, 2n - 1 and 2n - 2 MCCCIIs are required to achieve odd and even *n*thorder elliptic filters, respectively, when implementing with only grounded capacitors. The characteristic frequency can be tuned electronically by controlling the bias current of MCCCIIs. Third-order Butterworth and elliptic low-pass filter and sixth Chebyshev band-pass filter were chosen as design examples. HSPICE simulation results yield good agreement with the theoretical expectation.




Fig. 17. Simulated frequency response of the Chebyshev band-pass filter.

### Acknowledgement

This work was funded by the Thailand Research Fund (TRF) through the Royal Golden Jubilee Ph.D. Program (Grant No. PHD/0039/2545) to Mr. Amorn Jiraseree-amornkun and Prof. Dr. Wanlop Surakampontorn and financial support from the Thailand Research Fund under the Senior Research Scholar Program, Grant No. RTA4680003, is also acknowledged. The authors would like to thank Assoc. Prof. Dr. Apisak Worapishet for his valuable comments and discussions.

#### References

- [1] Schaumann R, Van Valkenberg M. Design of analog filters. New York: Oxford University Press; 2001.
- [2] Ramírez-Angulo J, Sánchez-Sinencio E. High frequency compensated current-mode ladder filters using multiple output otas. IEEE Trans Circ Syst II 1994;41:581–6.
- [3] Wu J, El-Masry E. Design of current-mode ladder filters using coupled-biquads. IEEE Trans Circ Syst II 1998;45:1445–54.
- [4] Wu J, El-Masry E. Current-mode ladder filters using multiple output current conveyors. IEE Proc G Circ Dev Syst 1996;143:218–22.
- [5] Hwang Y, Hung P, Chen W, Liu S. Ccii-based linear transformation elliptic filters. Int J Electron 2002;89:123–33.
- [6] Hwang Y, Hung P, Chen W, Liu S. Systematic generation of current-mode linear transformation filters based on multiple output cciis. Analog Integrated Circuit Sig Process 2002;32:123–34.
- [7] Gopinathan V, Tsividis Y, Tan K, Hester R. Design considerations for high-frequency continuous-time filters and

- implementation of an antialiasing filter for digital video. IEEE J Solid State Circ 1990:25:1368–78.
- [8] Fabre A, Saaid O, Wiest F, Boucheron C. High-frequency high-q bicmos current-mode bandpass filters and mobile communication application. IEEE J Solid State Circ 1998;33:614–25.
- [9] Jiraseree-amornkun A, Fujii N, Surakampontorn W. Realization of electronically tunable ladder filters using multiouput current controlled conveyor. Proceedings of the IEEE international symposium of circuits and systems, Bangkok, 2003. p. I-541–4.
- [10] Jiraseree-amornkun A, Tangsrirat W, Surakampontorn W. Tunable elliptic filters using multi-ouput current controlled conveyors. Proceedings of the IEEE Region 10 Conference, Chiang Mai, 2004. p. 229–32.
- [11] Koli K, Halonen K. Cmos current amplifiers: speed versus nonlinearity. Boston: Kluwer Academic Publishers; 2002.



Amorn Jiraseree-amornkun was born in Phuket, Thailand 1977. He received the B.Eng. (Honors) degree in Electronic Engineering and the M.Eng. degree in Electrical Engineering from the King Mongkut's Institute of Technology Ladkrabang (KMITL), Bangkok, Thailand, in 1998 and 2001, respectively. He is currently working toward the D.Eng. degree in Electrical Engineering at the same institute. His current research interests include CMOS amplifiers and analog baseband filter design.



Wanlop Surakampontorn was born in Bangkok, Thailand. He received his B.Eng. and M.Eng. degrees in Electrical Engineering from the King Mongkut's Institute of Technology Ladkrabang (KMITL), Bangkok, Thailand, in 1976 and 1978, respectively, and his Ph.D. degree in Electronics from the University of Kent at Canterbury, Kent, UK, in 1983. Since 1978, he has been a Member of the Department of Electronics, Faculty of Engineering, KMITL,

where he is currently a Senior Professor of Electronic Engineering. His research interests are in the areas of analog and digital integrated circuit designs, real-time application of PC computers and microprocessors, digital signal processing, electronic instrumentation, and VLSI signal processing.

Dr. Surakampontorn received the Outstanding Scientist of Thailand Award in 1996 and The National Award for Distinguished Researcher, Thailand, in 1998. He is a Senior Member of the IEEE and is a Member of the IEICE.

### Low-Voltage Wide-Band NMOS-Based Current Differencing Buffered Amplifier

W. Tangsrirat<sup>1</sup>, Member, K. Klahan<sup>1</sup>,
 K. Kaewdang<sup>1</sup>, Non-members, and W. Surakampontorn<sup>1</sup>, Member

<sup>1</sup>Faculty of Engineering, King Mongkut's Institute of Technology Ladkrabang, Ladkrabang, Bangkok 10520, Thailand

E-mail: ktworapo@kmitl.ac.th, kswanlop@kmitl.ac.th

### ABSTRACT

An integratable circuit technique to realize a low-voltage current differencing buffered amplifier (CDBA) is introduced. The realization scheme is through the modification of a low-input resistance CCII+ and the proposed CDBA can operate with the minimum supply voltage of  $\pm 1.25$ V. In order that the signal path consists of only NMOS transistors, a negative current mirror using NMOS transistors is employed. With standard 0.5- $\mu$ m CMOS process parameters, PSPICE simulation results show that the proposed CDBA provides the terminal resistances of  $r_n=r_p=32\Omega, r_z=144$ k $\Omega, r_w=9\Omega,$  and the -3dB bandwidth of about 400 MHz. An universal CDBA-based filter is also proposed to demonstrate the usefulness of the CDBA

**Keywords**: current differencing buffered amplifier (CDBA), CMOS transistor, current-mode circuit.

#### 1. INTRODUCTION

Recently, an active circuit element called as a current differencing buffered amplifier (CDBA) has been introduced [1]. The CDBA provides the advantages, particularly in the realization of continuous-time filters, in that it simplifies the implementation, being free from parasitic capacitances, quite suitable for current mode operation and can operate in the frequency range of more than tens of MHz [1]-[3]. The CDBA is also useful for oscillator design [4]. To realize the CDBA, two commercially available current feedback amplifiers (CFAs), AD844, can usually be used, where the CFAs are formed as second generation current conveyors (CCIIs) and voltage buffers [1,4]. However, the CDBA characteristic is dominated by the property of the CFA. Recently, a CDBA in integrated circuit form has been proposed, but it is only suitable for implemented in bipolar technology [3]. For CMOS technology, so far there are two implementation schemes that have been reported in the literatures [2,5]. However, the terminal resistances of the CMOS based CDBA are quite high,

in the order of several hundred ohms, and its voltage gain is much less than one, i.e.,≅0.7. Thus, the application of the CDBAs is limited and, in practical application, methods to compensate these effects should be included [6]. In addition, most of the existed CDBAs are operated at high supply voltages. The advance in integrated circuit technology makes the devices in an IC form so small and the power supply voltage of the circuits must restricted to a low value. Furthermore, with the increasing demands for battery-operated portable equipments, single battery operation equipment is now most essential. Thus, a CDBA with very low input terminal resistances and can be operated in low supply voltage operation is more preferable.

Usually, a current differencing function can be achieved through negative current mirror using PMOS transistors. For a typical n-well CMOS process, the unity gain frequency  $f_t$  of NMOS device is approximately two times higher than the  $f_t$  of PMOS devices, due to electrons have a higher saturation velocity compared to holes [7]. In addition, to realize the same transconductance with transistors of the same gate length, a PMOS gate length must be 3 times wider than a NMOS. This is because the junction capacitance per unit area is approximately 2 times larger for PMOS than for NMOS [8]. Therefore, in order to avoid the limitation of the high frequency operation effecting from PMOS transistors, the CDBA should be designed so that signals pass through only NMOS transistors.

The major goal of this paper is to propose a simple low-voltage NMOS-based CDBA, which has a low resistance at both the current-input terminals (p, n) and at the output-voltage terminal (w). The realization method is based on the modification of a low impedance current conveyor (CCII+) to function as a current differencing circuit and a voltage buffer circuit [9]. To achieve a maximum high frequency response, the CDBA is designed such that the signal has an all NMOS signal path, where a negative current mirror using only NMOS transistors is proposed. Moreover, three-input and single-output current-mode universal biquadratic filter using CD-

 $\rm EL1R27\colon$  Manuscript received on January 13, 2004 ; revised on March 30, 2004.




Fig.1: Circuit representation of a CDBA

BAs is also presented. The proposed filter can realize simultaneously the highpass (HP), lowpass (LP), bandpass (BP), bandstop (BS) and allpass (AP) responses without changing the circuit configuration. The natural angular frequency  $\omega_0$  and the quality factor Q are independently controllable through the passive elements, and have low passive and active sensitivities. The performances of the filter using the proposed CDBA are also included.

### 2. CIRCUIT CONFIGURATION

#### 2.1 Basic concept

From the circuit symbol of the Fig.1, a CDBA is a four terminal analog building block described by the following relations [1]:

$$\begin{bmatrix} i_z \\ v_w \\ v_p \\ v_n \end{bmatrix} = \begin{bmatrix} 0 & 0 & 1 & -1 \\ 1 & 0 & 0 & 0 \\ 1 & 0 & 0 & 0 \\ 1 & 0 & 0 & 0 \end{bmatrix} \cdot \begin{bmatrix} v_z \\ i_w \\ i_p \\ i_n \end{bmatrix}$$
(1)

The CDBA can be considered as a transimpedance amplifier that converts the difference of the input currents  $i_p$  and  $i_n$  at the terminals p and n, respectively, into the output voltage  $v_w$  at the terminal w through an impedance connected at the terminal z. It can be further inferred that the terminal impedances of the p and n terminals must be very low. From the above equation, this device can be realized by a cascade connection of a current differencing and a voltage follower circuits.

### 2.2 Current differencing circuit

Fig.2 shows the NMOS circuit with a low-input impedance terminal [10]. From the elementary small-signal circuit analysis, the input resistance of this configuration can be calculated as:

$$r_{in} = \left(\frac{1}{g_{m1}}\right) \left(\frac{1}{1+F}\right) \tag{2}$$

where

$$F = \left(\frac{g_{m2}g_{m4}r_{oB}}{g_{m2} + g_{m3}}\right),\,$$

and  $g_{mi}$  represents the transconductance of the transistors  $M_i(i=1,2,3,4)$  and  $r_{oB}$  denotes the output resistance of the current source  $I_B$ . Usually




Fig.2: Low-input resistance input stage




Fig.3: Unity gain current amplifier with very low input resistance

 $r_{oB}>>1/g_{mi}$  , then F>>1. Therefore, the input resistance of this circuit is very low.

Based on the use of the low-input resistance input stage of Fig.2, the unity gain current amplifier can be shown in Fig.3. The biasing circuit, that comprising the transistor  $\mathcal{M}_6$  and the current source  $I_B$ , is used to bias the input terminal at ground potential. From routine circuit analysis, the output current  $i_{out}$  of this circuit can be expressed as :

$$i_{out} = -\left(\frac{F}{1+F}\right)i_{in} \tag{3}$$

where usually F>>1 then the output current  $i_{out}$  can be approximated to :

$$i_{out} \cong -i_{in}$$
 (4)

Normally, two of the unity-gain current amplifier circuits can be used to accept the input currents  $i_p$  and  $i_n$ . Then, the differential current between  $i_p$  and  $i_n$  (or  $i_p$ - $i_n$ ) can be achieved by a negative current mirror, formed by PMOS transistors, as shown in




Fig.4: (a) conventional negative current mirror (b) proposed NMOS-based negative current mirror




Fig.5: Proposed NMOS-based current differencing circuit




Fig. 6: Buffered voltage amplifier

Fig.4(a). As the reasons mentioned previously, the negative current mirror would be the major high frequency limitation. To increase the circuit bandwidth, an unity-gain NMOS-based negative current mirror shown in Fig.4(b) is proposed, where  $M_7-M_{10}$  form

as a positive current mirror. Since the NMOS transistors provide the basic current mirror action, thus its performance is equivalent to NMOS positive current mirror. Note that the voltage at point A must be high such that all devices are in the on state. If we assume that all transistors are well matched, then an output current  $i_{out}$  of this circuit is approximately equal to an input current  $i_{in}$  (or  $i_{out} \cong i_{in}$ ).

Fig.5 shows the proposed NMOS-based current differencing circuit. The current source  $I_B$  and transistor  $\mathcal{M}_6$  are used to bias the terminals p and n at ground potential. Groups of transistor  $(\mathcal{M}_1\text{-}\mathcal{M}_5)$  and  $(\mathcal{M}_1\text{-}\mathcal{M}_5)$  form two unity-gain current amplifiers that produce the currents  $(I_B-i_p)$  and  $(I_B-i_n)$  at the drains of  $\mathcal{M}_5$  and  $\mathcal{M}_5$ , respectively. Due to the negative current mirror  $\mathcal{M}_7\text{-}\mathcal{M}_{10}$ , the drain current of  $\mathcal{M}_8$  is equal to  $(I_B+i_n)$ . Therefore, the signal current  $i_z$  of the terminal z can be expressed as

$$i_z = 2I_B - [(I_B - i_p) + (I_B + i_n)] = i_p - i_n.$$
 (5)

In order to account for the non-ideal performance, let  $\alpha_p$  and  $\alpha_n$  are the current gains for the inputs from the terminals p and n, respectively. From routine circuit analysis, the output current  $i_z$  can be given

Fig.7: Proposed low-voltage NMOS-based CDBA

by

$$i_z = \alpha_p i_p - \alpha_n i_n \tag{6}$$

where

$$\alpha_p = \left(\frac{F_p}{1 + F_n}\right)$$

$$\alpha_p = \left(\frac{g_{m7}g_{m8}}{g_{m9}g_{m10}}\right) \left(\frac{F_n}{1 + F_n}\right)$$

$$F_p = \left(\frac{g_{m2}g_{m4}r_{oB}}{g_{m2} + g_{m3}}\right)$$

and

$$F_n = \left(\frac{g'_{m2}g'_{m4}r_{oB}}{g'_{m2} + g'_{m3}}\right)$$

Then as long as  $F_p >> 1$ ,  $F_n >> 1$ , and  $g_{m7} \cong g_{m8} \cong g_{m9} \cong g_{m10}$ , the current gains  $\alpha_p \cong \alpha_n \cong 1$ . The input resistances of the terminals p and n can also be expressed as

$$r_p = \left(\frac{1}{g_{m1}}\right) \left(\frac{1}{1 + F_p}\right) \tag{7}$$

and

$$r_n = \left(\frac{1}{g'_{m1}}\right) \left(\frac{1}{1 + F_n}\right) \tag{8}$$

We can notice that, the input resistances  $r_p$  and  $r_n$  are very low due to the factors from the feedback  $(1 + F_p)$  and  $(1 + F_n)$ , respectively.

### 2.3 Buffered voltage amplifier

From Fig.6, transistors  $M_{11}$ - $M_{15}$  function as a buffered voltage amplifier, where the transistor  $M_{11}$  and the two bias current sources  $I_B$  are connected as voltage level shift. The relationship of the voltages at the terminals w and z (or  $v_w$  and  $v_z$ ) can be expressed by :

$$v_w = \beta_v \cdot v_z \tag{9}$$

where

$$\beta_{v} = \left(\frac{g_{m11}r_{oB}}{1 + g_{m11}r_{oB}}\right) \left[\frac{g_{m12}\left(1 + \frac{g_{m15}r_{oB}}{2}\right)}{g_{w} + g_{m12}\left(1 + \frac{g_{m15}r_{oB}}{2}\right)}\right],$$

 $g_w = 1/R_w$  and  $R_w$  is the resistor connected at the terminal w. If  $g_{m11}r_{oB} >> 1$  and  $g_{m12} \left(1 + \frac{g_{w15}r_{oB}}{2}\right)$ , then  $v_w \cong v_z$ . Similar to the equation (2), since  $M_{12}$ - $M_{15}$  are connected as a low-input resistance input stage, the output resistance of the terminal w becomes quite low and is equal to

$$r_w = \left(\frac{1}{g_{m12}}\right) \left(\frac{1}{1 + F_w}\right) \tag{10}$$

where

$$F_w = \left(\frac{g_{m13}g_{m15}r_{oB}}{g_{m13} + g_{m14}}\right).$$

If  $r_{oB} >> 1/g_{m11}$ , the input resistance looking into the terminal z becomes a high value and is approximated to

$$r_z = \frac{r_{oB}}{2} \tag{11}$$

### 2.4 Proposed low-voltage wide-band NMOSbased CDBA

Fig.7 shows the proposed low-voltage NMOS-based CDBA, which is based on the use of the proposed current differencing ( $M_1$ - $M_{10}$ ,  $M_1$ - $M_5$ ), and the buffered voltage amplifier ( $M_{11}$ - $M_{15}$ ) circuits. From the circuit diagram, it can be considered from the positive to the negative supply voltages that the proposed circuit uses only two NMOS transistors and one PMOS transistor (or one bias current source). Therefore, the circuit can operate at a low power supply voltage of ( $2V_{DSi} + V_{IB}$ ), where  $V_{DSi}$  and  $V_{IB}$  are the drain-to-source voltage of the transistor  $M_i$  and the voltage drop at the bias current source  $I_B$ , respectively. As an example, for the standard 0.5- $\mu$ m CMOS process parameters, the threshold voltages  $V_{TN}$  and  $-V_{TP}$  of the NMOS and PMOS transistors

are about 0.64V and 0.91V, respectively. If the bias current sources  $I_B$  are realized by the basic current mirrors, as a result, the minimum supply voltage is about [2(0.64V)+(0.91V)] = 2.19V or  $\pm 1.095V$ .




Fig.8: dc transfer characteristics of the CDBA
(a) current transfer characteristics
(b) voltage transfer characteristic

### 3. SIMULATION RESULTS AND APPLICATION

### 3.1 Proposed CDBA characteristics

The characteristics of the proposed CDBA of Fig.7 have been studied through PSPICE using the 0.5-  $\mu \rm m$  CMOS LEVEL3 SCN05H technology supplied by MOSIS (vendor : HP-NID) [10]. The aspect ratios of the transistors used are as follows : W/L = 20 for the NMOS M<sub>1</sub>-M<sub>5</sub>, M<sub>1</sub>-M<sub>5</sub>, and W/L = 40 for the NMOS M<sub>7</sub>-M<sub>15</sub>. The supply voltages used are +V\_DD = -V\_{SS} = 1.25V, and the bias currents are  $I_B = 30\mu \rm A$ . Grounded resistors  $R_z = 1~\rm k\Omega$  and  $R_w = 10~\rm k\Omega$  are connected at the terminals z and w, respectively.

Fig.8 shows the dc transfer characteristics of the output current  $i_z = i_p - i_n$  against the input current  $i_n$ , Fig.8(a), and the output voltage  $v_w$  against  $v_z$ , for different values of the input current  $i_p$ , Fig.8(b). It is evident that the CDBA can convert the differential input current into the output voltage with high accuracy and linearity over the entire dynamic range ( $I_B$ )




Fig.9: ac transfer characteristics of the CDBA
(a) current transfer characteristics
(b) voltage transfer characteristic

(b)

=  $30\mu\mathrm{A}$ ). From Fig.8(a), the maximum offset currents from the terminals p and n to the terminal z is equal to  $1.2\mu\mathrm{A}$ , which is mainly due to the influence of the current transfer errors from the mismatched mirroring transistors. In Fig.8(b), the offset voltage from terminals z to w appears to be about  $3.5\mathrm{mV}$ , owing to mismatch in the current scale factor between  $\mathrm{M}_{11}$  and  $\mathrm{M}_{12}$ . From the simulation, it is found from that deviation from its ideal curve is less than 12 % within the range -100mV to +100mV. Also from the simulations, the circuit power consumption for  $i_p=i_n=0$  is 0.98mW and for  $i_p=i_n=30\mu\mathrm{A}$  is 1.22mW, and the resistances of the terminals p,n,z and w ( $r_p,r_n,r_z$  and  $r_w$ ) are equal to  $32\Omega$ ,  $32\Omega$ ,  $144\mathrm{k}\Omega$  and  $9\Omega$ , respectively.

Fig.9 shows the ac transfer characteristics of the proposed CDBA. The current and voltage gains  $\alpha_p$ ,  $\alpha_n$  and  $\beta v$  are found to be 0.992, 0.983 and 0.991, which corresponding to the errors of 0.8%, 1.7% and 0.9%, respectively. The -3dB bandwidths of the current gains  $i_z/i_p$  and  $i_z/i_n$ , and the voltage gain  $v_w/v_z$ , are respectively located at 628MHz, 642MHz and 432MHz. As shown in the figures, the proposed realization leads to high accuracy and high frequency operation, which is excellent over a high frequency range extending beyond 432MHz. Note that the major high-frequency limitation of the circuit is due to




Fig. 10: Universal current-mode biquadratic filter using CDBAs

the pole  $P_w$  at the terminal w, which is directly proportional to  $R_w$  and can be given by

$$P_w \cong -\left[\frac{g_{m12}R_w\left(1 + \frac{g_{m15}r_{ob}}{2}\right)}{(1 + g_{m12}R_w)r_{oB}C_{gs13}}\right]$$
(12)

where  $C_{gs13}$  is the gate-to-source capacitance of the transistor  $M_{13}$ . This pole frequency can be extended by increasing the value of  $R_w$ , for example, for  $R_w = 20 \text{ k}\Omega$ , the pole frequency  $P_w$  is located at 510 MHz.

### 3.2 Current-mode biquadratic filter using CDBAs

In this section, an universal current-mode multifunction biquadratic filter as shown in Fig.10 has been proposed. From routine circuit analysis, the current transfer function is as follows.

$$I_{out} = \left[ s^2 \left( 1 + \frac{1}{sR_5C_2} I_{in3} \right) - s \left( \frac{1}{R_2C_2} \right) I_{in2} + \left( \frac{1}{R_1R_2C_1C_2} I_{in1} \right) \right] / D(s) \cdot (13)$$

where

$$D(s) = s^2 + s \left(\frac{1}{R_5 C_2}\right) + \left(\frac{R_3}{R_1 R_2 R_4 C_1 C_2}\right) \cdot$$

The parameters  $\omega_0$  and Q of the filter can be expressed as :

$$\omega_o = \sqrt{\frac{R_3}{R_1 R_2 R_4 C_1 C_2}} \tag{14}$$

and

$$Q = R_5 \sqrt{\frac{R_3 C_2}{R_1 R_2 R_4 C_1}} \tag{15}$$

The sensitivities with respect to the circuit passive parameters can be written as:

$$S_{R_1,R_2,R_4,C_1,C_2}^{\omega_0} = -S_{R_3}^{\omega_0} = -\frac{1}{2}$$
 (16)

$$S_{R_{\mathfrak{p}}}^{\omega_0} = 0 \tag{17}$$

$$S_{R_1,R_2,R_4,C_1}^Q = -S_{R_3,C_2}^Q = -\frac{1}{2}$$
 (18)

$$S_{R_5}^Q = 1$$
 (19)

All the filter passive sensitivities are within unity in magnitude. Furthermore, if setting  $R_j(j=1,2,\ldots,4)=R$  and C1=C2=C, then the circuit parameters  $\omega_o$  and Q-factor can be rewritten as

$$\omega_0 = \frac{1}{RC} \tag{20}$$

and

$$Q = \frac{R_5}{R} \tag{21}$$

It is interesting to note that the Q-factor parameter can independently be controlled by adjusting  $R_5/R$  without taking an effect to the  $\omega_o$ , which is adjusted by R and/or C. Moreover, the highpass (HP), lowpass (LP), bandpass (BP), bandstop (BS) and allpass (AP) output currents will be obtained by selecting input currents appropriately from these specifications: 1. HP filter where  $I_{in2} = I_{in3}$  are input currents and  $I_{in1} = 0$ .

2. LP filter where  $I_{in1}$  is an input current and  $I_{in2} = I_{in3} = 0$ .

3. BP filter where  $I_{in2}$  is an input current and  $I_{in1} = I_{in3} = 0$ .

4. BS filter where  $I_{in1} = I_{in2} = I_{in3}$  are input currents and R5 = R.

5. AP filter where  $I_{in1} = I_{in2} = I_{in3}$  are input currents and R5 = 2R.

By taking into consideration the non-idealities of the CDBA on the frequency performance, the current-voltage relations in equation (1) can be expressed as :  $i_{zi} = \alpha_{pi}i_{pi} - \alpha_{ni}i_{ni}$  and  $v_{wi} = \beta_i.v_{zi}$ , where  $\alpha_{pi} = 1 - \epsilon_{pi}(|\epsilon_{pi}| << 1), \alpha_{ni} = 1 - \alpha_{ni}(|\epsilon_{ni}| << 1),$  and  $\beta_i = 1 - \epsilon_{vi}(|\epsilon_{vi}| << 1),$ and  $\epsilon_{pi}$  and  $\epsilon_{ni}$  are the current tracking errors from the terminal p and from the terminal p to the terminal p and from the terminal p to the terminal p to the terminal p of the p-th CDBA, respectively. In this case, reanalysis the proposed filter configuration of Fig.10 yields the non-ideal natural angular frequency  $\omega_o$  and quality factor p as :

$$\omega_0 = \sqrt{\frac{\alpha_{p1}\alpha_{p2}\alpha_{p3}\alpha_{n1}\beta 1\beta 2\beta 3R_3}{R_1R_2R_4C_1C_2}}$$
 (22)

and

$$\dot{Q} = \frac{R_5}{\alpha_{n2}} \sqrt{\frac{\alpha_{p1}\alpha_{p2}\alpha_{p3}\alpha_{n1}\beta_1\beta_3R_3C_2}{\beta_2R_1R_2R_4C_1}}$$
(23)

For this case, all active sensitivities of the  $\omega_o$  and  $\hat{Q}$  with respect to  $\alpha_{ni}$ ,  $\alpha_{pi}$  and  $\beta_i$  are less than unity.

Fig.11 shows the simulated frequency responses of the filter using the proposed CDBAs, when  $R_j=1$  k $\Omega$ , excepted in AP case the resistor  $R_5=2$  k $\Omega$ , and  $C_1=C_2=0.159$  nF. These values are selected to





Fig.11: Simulated frequency responses of the proposed filter of Fig.11



**Fig. 12:** Simulated frequency responses of the BP output when  $f_0$  is varied.

obtain Q-factor = 1 at a natural frequency  $f_o$  ( $\omega_o/2\pi$ ) = 1 MHz. The corresponding  $f_o$  for the HP, LP, BP, BS, and AP responses measured from the simulations are found to be 0.72 MHz, 1.14 MHz, 0.90 MHz, 0.94 MHz, and 0.91 MHz, which differ from the predicted valued of about 28%, 14%, 6.35%, 5.45% and 9.38%, respectively. This confirms that the filter can simultaneously realize all standard filtering functions in the same configuration by properly choosing input currents.

To demonstrate the independent adjustable of the fo without effecting the Q-factor, Fig.12 shows the BP current responses when the fo is respectively set to 200 kHz, 1 MHz and 5 MHz through changing resistors  $R_j$  to 5 k $\Omega$ , 1 k $\Omega$ , and 200  $\Omega$ , respectively, while the Q-factor in this case is set to constant at Q=1. It should be noted from the simulated results that the various values of the fo can be adjusted by varying  $R_j$  without disturbing the Q-factor.

For the controllability of Q-factor by adjusting the ratio of  $R_5/R$ , the simulated frequency responses of the BP filter, when Q-factor is respectively adjusted to 1, 5 and 10 while keeping  $f_o$  constant at 1 MHz, are shown in Fig.13. The Q-factor that calculated from the simulation response are 1, 4.87 and 11.06, respectively, which are close agreement with the desired value.




Fig.13: Simulated frequency responses of the BP output when Q-factor is varied.

### 4. CONCLUSION

A circuit configuration for realizing low-voltage current differencing buffered amplifier (CDBA) in MOS technology has been described. The proposed circuit can be operated at low power supply voltage ( $\pm 1.25$ V) and can easily be implemented in monolithic integrated circuit. The simulated responses with PSPICE have been quite good over the frequency range of about 400MHz, with low-power consumption. Owing to the dominant pole  $P_w$ , the improvement of the frequency performance of the buffered voltage amplifier is our further investigated. We also demonstrate that a current-mode universal biquadratic filter using the proposed CDBA as active elements provides the response closed to the theoretical prediction.

### 5. ACKNOWLEDGEMENT

This work is funded by the Thailand Research Fund (TRF) under the Senior Research Scholar Program, grant number RTA4680003.

#### References

- C. Acar and S. Ozoguz, "A new versatile building block: current differencing buffered amplifier suitable for analog signal processing filters", Microelectronics Journal, vol.30, pp.157-160, 1999.
- [2] S. Ozoguz, A.Toker and C. Acar, "Current-mode continuous-time fully-integrated universal filter using CDBAs", *Electronic Letters*, vol.35, no.2, pp.97-98, 1999.
- [3] W. Tangsrirat, W. Surakampontorn and N. Fujii, "Realization of leapfrog filters using current differential buffered amplfiers", *IEICE Trans. Fundamental.*, vol.E86-A, no.2, pp.318-326, 2003.
- [4] J.W. Horng, "Current differencing buffered amplifiers based single resistance controlled quadrature oscillator employing grounded capacitors", *IEICE Trans. Fundamental.*, vol.E85-A, no.2, pp.1416-1419, 2002.
- [5] N. Tarim and H. Kuntman, "A high performance

- current differencing buffered amplifier", Proceeding of International Conference on Microelectronics, pp.153-156, 2001.
- [6] A.Toker, S. Ozoguz and C. Acar, "Current-mode KHN-equivalent biquad using CDBAs", Electronic Letters, vol.35, no.20, pp.1682-1683, 1999.
- [7] E. Abou-Allam, T. Manku, M. Ting. and M.S. Obrecht, "Impact of technology scaling on CMOS RF devices and circuits", IEEE 2000 Custom Integrated Circuits Conference, pp.361-364, 2000.
- [8] M. Stevaert, W. Dehaene, J. Craninckx, M. Walsh and P. Real, "A CMOS rectifier-integrator for amplitude detection in hard disk servo loops", IEEE J. Solid-state Circuits, vol.30, no.7, pp.743-751, 1995.
- [9] O. Oliaei and J. Porte, "Compound current conveyor (CCII+ and CCII-)", Electronic Letters, vol.33, no.4, pp.253-254, 1997.
- [10] E. Ibaragi, A. Hyogo and K. Sekine, "A phase compensation technique without capacitors for the CMOS circuit with a very low impedance terminal", IEICE Trans. Fundamental., vol.E83-A, no.2, pp.236-242, 2000.



Worapong Tangsrirat received the B.Ind.Tech. degree (Honors) in Electronics, the M.Eng., and the D.Eng. degrees in Electrical Engineering from the King Mongkut's Institute of Technology Ladkrabang (KMITL), Bangkok, Thailand, in 1991, 1997 and 2003, respectively. He has joined the Faculty of Engineering, KMITL as a faculty member since 1995, and is presently an assistant professor in the Department of Control

Engineering. His research interests are mainly in analog integrated circuits and active filter design. He is a member of the ECTI and the IEEE.



Katesuda Klahan was born in 1977. She received B.Eng. degree in Electrical Engineering from Ubonratchathani University and M.Eng. degree in Electronics from King Mongkut's Institute of Technology Ladkrabang (KMITL), in 1999 and 2002 respectively. Now she is a doctoral degree student in Electrical Engineering at the KMITL. Her research area is Analog Integrated Circuit Design and Analog Signal Processing



grated Circuit Design.

Khanittha Kaewdang received the B.Eng. degree in Electrical Engineering from Ubonratchathani University, Ubonratchathani, Thailand, in 1999 and the M.Eng. degree in Electronics from the King Mongkut's Institute of Technology Ladkrabang (KMITL), Bangkok, Thailand, in 2002. Currently, she is a doctoral degree student in Electrical Engineering at the KMITL. Her research interests are in the field of Analog Inte-



Wanlop Surakampontorn received the B.Eng. and M.Eng. degrees in Electrical Engineering from the King Mongkut's Institute of Technology Ladkrabang (KMITL), Bangkok, Thailand, in 1976, and 1978, respectively, and the Ph.D. in Electronics from the University of Kent at Canterbury, Kent, U.K., in 1983. Since 1978, he has been a member of the Department of Electronics, Faculty of Engineering, KMITL, where he

is currently a Senior Professor of Electronic Engineering. His research interests are in the areas of analog and digital integrated circuit designs, real-time application of PC computers and microprocessors, digital signal processing, electronic instrumentation, and VLSI signal processing. He is a member of the IEICE of Japan, a senior member of the IEEE and a member of the ECTI.

# Electronically Tunable Floating Inductance Simulation Based on Current-Controlled Current Differencing Buffered Amplifiers

### **Worapong Tangsrirat and Wanlop Surakampontorn**

Faculty of Engineering and
Research Center for Communication and Information Technology (ReCCIT),
King Mongkut's Institute of Technology Ladkrabang (KMITL),
Lat Krabang, Bangkok 10520, Thailand
E-mail: ktworapo@kmitl.ac.th

### Abstract

A new bipolar-based realization of a current-controlled current differencing buffered amplifiers (CC-CDBAs) is introduced. It is a novel electronically tunable lossless floating inductance simulator. The proposed floating inductance circuit uses only three proposed CC-CDBAs and a grounded capacitor. Its equivalent inductance can linearly be tuned by means of the external bias current of the CC-CDBA. Without the employment of any external passive resistors, the proposed inductance simulation circuit is particularly attractive for integrated circuit (IC) implementation. PSPICE simulations of the proposed circuits give results that agree well with the theoretical analysis.

**Keywords :** current differencing buffered amplifier (CDBA), floating inductance (FI), electronically tunable, current-controlled, active filters.

### 1. Introduction

Owing to the desirability of building active filters without the employment of physical coils, much attention is focused on inductance simulation using various high-performance active building blocks, such as, current conveyor (CC), current feedback opamp (CFOA) and four terminal floating nullor (FTFN). There are several applications of inductance simulators such as active filter design, oscillator design, and cancellation of parasitic elements. Early implementations of a simulated inductance have been reported in the literature [1]-[10]. However, all of these existing circuits suffer from one or more of the following disadvantages:

- 1. Require an excessive number of active elements [1], [2], [5], [9], [10].
- 2. Use different types of active elements [1], [3], [7], [8].
- 3.Lack electronic controllability [1],[2],[4], [5], [9], [10].
- 4. Require some external passive resistors [6], [9], [10].

For ease of monolithic IC fabrication processes, it is advantageous to realize an inductance simulation circuit by using only one type and a minimum number of active elements.

Recently, a current differencing buffered amplifier (CDBA), which is a new active circuit building block especially suitable for the realization of a class of continuous-time filters, has been proposed [11]. It can also offer advantageous features such as high-slew rate, freedom from parasitic capacitances, wide bandwidth and simple implementation [12]. Although CDBA-based floating inductance simulators have been recently reported in [13] and [14], they still require some additional MOS resistive circuits (MRCs) for providing an electronic tuning capability [15]. Moreover. their equivalent inductance value is dependent on the gate voltage of the MOSFETs in MRCs, which is a square function. This means that an electronic tuning property of the circuits is nonlinear. From a practical point of view, it is preferable for the mentioned circuits that their tuning ability is linearly tunable.

The focus of this study is to present a translinear-based current-controlled differencing buffered amplifier (CC-CDBAs). Its parasitic input resistances can electronically be varied. We then propose a novel lossless electronically tunable floating inductance simulation circuit employing the proposed CC-CDBAs as active elements, whose equivalent inductance can linearly be tuned though adjusting the external bias currents of the CC-CDBAs. The proposed scheme uses only three CC-CDBAs and one grounded capacitor, which requires fewer active and passive components than most of the counterparts in the Without external passive resistor literature. requirements, the configuration has remarkable advantages in ease of IC fabrication processes PSPICE simulation results are [16],[17]. included to confirm the presented technique. Also, the performance of the proposed inductance simulator is demonstrated on a series RLC resonance circuit.

# 2. Circuit Description 2.1 CDBA

Basically, the CDBA is a four-terminal active element represented symbolically as shown in Fig.1. For ideal operation, its current and voltage relations can be described by the following equation [11]-[12].

Equation (1) shows that the difference of the input currents  $i_p$  and  $i_n$  is  $(i_p-i_n)$  and is conveyed into the output voltage  $v_w$  via an external impedance connected at the terminal z. The terminals z and w of the CDBA can be considered as the current and voltage outputs, respectively. Ideally, the input terminals p and n are internally grounded or  $r_p = r_n \cong 0 \Omega$ . However, the CDBA can be considered as a more flexible and versatile active circuit building block, if the values of  $r_p$  and  $r_n$  can be varied and controlled by electronic means. Therefore, a circuit configuration of a currentcontrolled CDBA (CC-CDBA) will introduced in the next section. Then, it will be used as an active element for realizing the proposed electronically tunable CC-CDBA-based lossless floating inductance simulation circuit which requires only a grounded capacitor as a passive element.




Fig.1 Symbol of the CDBA

### 2.2 Proposed CC-CDBA

The circuit diagram of the proposed CC-CDBA and its symbolic representation are shown in Fig.2. The input stage providing the difference current  $(i_p$ - $i_n)$  consists of transistors  $Q_1$ - $Q_{24}$ , where groups of transistors  $Q_1$ ,  $Q_2$ ,  $Q_3$ ,  $Q_4$  and  $Q_1$ ,  $Q_3$ ,  $Q_5$ ,  $Q_6$  constitute the input translinear loop [18]. In this case, the circuit presents the parasitic resistances  $r_p$  and  $r_n$  at the terminals p and n respectively, which can be given by:

$$r_p \cong r_n = R_x = \frac{V_T}{2I_A} \tag{2}$$

where  $V_T = 26$  mV at 300°K is the thermal voltage. Therefore, it is possible to electronically tune the value of the resistance  $R_x$  by means of an external dc bias current  $I_4$ .

The input currents  $i_p$  and  $i_n$  are subtracted at the collectors of  $Q_7$  and  $Q_8$ , and flow from the terminal z into an external load by the current mirrors  $Q_{17}$ - $Q_{20}$  and  $Q_{21}$ - $Q_{24}$ . The voltage across the terminal z  $(v_z)$  is transferred to the terminal w  $(v_w)$  by a unity-gain voltage amplifier  $Q_{25}$ - $Q_{28}$ . Here, transistors  $Q_{25}$ ,  $Q_{27}$  and  $Q_{26}$ ,  $Q_{28}$  are constructed as a cascade emitter follower. Let us assume that all transistors are well matched, the routine circuit analysis gives the equivalent input resistance at the terminal z  $(r_z)$  as:

$$r_z \cong \beta_n \beta_p \left( \frac{r_e}{2} + R_w \right) \tag{3}$$


where  $\beta_n = \beta_{25} \cong \beta_{27} >> 1$ ,  $\beta_p = \beta_{26} \cong \beta_{28} >> 1$ ,  $r_e = V_T/I_B = r_{e25} \cong r_{e26} \cong r_{e27} \cong r_{e28}$ , and  $R_w$  is a load resistor connected at the terminal w. The parasitic resistance looking at terminal w  $(r_w)$  is low and given by:


$$r_w \cong \left(\frac{r_e}{2} + \frac{R_z}{\beta_n \beta_p}\right) \tag{4}$$

where  $R_z$  is a converting resistor connected to the terminal z. From the circuit operation, the current-voltage characteristics of the proposed

CC-CDBA can be summarized by the following matrix.

$$\begin{bmatrix} v_{p} \\ v_{n} \\ i_{z} \\ v_{w} \end{bmatrix} = \begin{bmatrix} 0 & 0 & R_{x} & 0 \\ 0 & 0 & 0 & R_{x} \\ 0 & 0 & 1 & -1 \\ 1 & 0 & 0 & 0 \end{bmatrix} \begin{bmatrix} v_{z} \\ i_{z} \\ i_{p} \\ i_{n} \end{bmatrix}$$
 (5)





**Fig.2:** The proposed CC-CDBA (a) circuit diagram (b) circuit symbol




Fig.3 The proposed electronically tunable floating inductor using CC-CDBAs

# 3.Proposed Inductance Simulation Circuit

Fig.3 shows the proposed electronically tunable lossless floating inductor. It consists of only three CC-CDBAs and a grounded capacitor. According to the property of the CC-CDBA from equation (5), an input impedance  $Z_{in}$  can be written as:

$$Z_{in} = \frac{v_1 - v_2}{i_L} = s(R_{x1}R_{x2}C)$$
 (6)

where  $R_{xi}$  is the parasitic resistance  $R_x$  of the *i*-th CC-CDBA (i = 1, 2, 3), and the resistances  $R_{xl}$  and  $R_{x3}$  are identical. From the above equation, the proposed inductance simulation circuit of Fig.3 provides inductive impedance with an equivalent inductance  $L_{eq}$ :

$$L_{eq} \cong R_{x1} R_{x2} C \tag{7}.$$

Note that the  $L_{eq}$  value obtained from the proposed circuit has the same value as that proposed in [5], [9], [10], but the number of conveyors is reduced by one and it does not require any external passive resistors. In addition, the proposed circuit requires a

minimum number of active and passive elements as in [14], but without requiring any additional MRCs. Since all the resistance's  $R_{xi}$ directly depend on the bias current  $I_{Ai}$  of the CC-CDBAi, the  $L_{eq}$  value can also be linearly controllable by  $I_{Ai}$ . Although the value of  $R_{xi}$  is found to be sensitive to the temperature, a bias circuit with a current linearly proportional to temperature can be employed for temperature compensation [19]. By using only a grounded capacitor in the circuit realization, the proposed floating inductor is particularly suitable for monolithic IC implementations [16],[17]. Furthermore, if the capacitor C of Fig.3 is replaced by an external passive resistor R, the proposed circuit performs as a resistance multiplier.


### 4. Simulation results

The proposed circuits were simulated by PSPICE using the AT&T ALA400-CBIC-R bipolar process parameters [20]. The power supply voltages were  $\pm V = \pm 3$  V and all the bias currents  $I_B$  were set to be constant at 250  $\mu$ A. The simulated characteristics of the proposed CC-CDBA in Fig.2(a) are listed in Table 1, when  $I_A = 100 \mu$ A,  $R_z = 1 k\Omega$  and  $R_w = 10 k\Omega$ .

Table 1: Characteristics	of	the	proposed
CC-CDBA			

Parameters	Value	Unit
Total power dissipation	7.37	mW
-3dB bandwidth	40	MHz
Maximum offset current	2	μA
(from $i_p$ and $i_n$ to $i_z$ )		,
Maximum offset voltage	13	mV
(from $v_z$ to $v_w$ )		
$r_p, r_n$	140	Ω
$r_z$	650	kΩ
$r_w$	53	Ω

The simulation result showing the typical waveforms of the voltage and current through the proposed floating inductor  $L_{eq}$  of Fig.3 is illustrated in Fig.4, when  $I_A = 100 \, \mu A$  and  $C = 10 \, nF$ . The deviation in the current response  $i_L$  from the ideal value is mainly caused by the non-idealities of the CC-CDBA, i.e., the error values of  $r_p$  and  $r_n$  from the calculation values, and the effects from the parasitic resistances at the terminals z and w.



**Fig.4** Typical waveforms of voltage and current of the proposed floating inductor  $L_{eq}$ 





Fig.5 Series RLC resonance circuit



**Fig.6**: Simulated current characteristics of the resonance circuit of Fig.5, when  $I_A$  is varied.

In order to demonstrate the performance of the proposed floating inductor of Fig.3, the basic series RLC resonance circuit shown in Fig.5 was built, where the physical coil L is replaced by the proposed  $L_{eq}$ . For  $R_I = 1 \text{ k}\Omega$ ,  $C_I = 1 \text{ nF}$  and three different values of  $I_A$  ( $I_A = I_{AI} = I_{A2} = I_{A3}$ ), the simulated current characteristics of the resonance circuit are shown in Fig.6 as the solid lines. The dashed lines are the ideal results corresponding to calculations when L = 0.676 mH, 0.169 mH and 0.042 mH, respectively. The simulation results show good agreement with the ideal calculation results.

#### 5. Conclusion

A design of the current-controlled current differencing buffered amplifier (CC-CDBA) has been proposed. Based on the use of the proposed CC-CDBA as an active element, a novel current-controlled lossless floating inductance simulation circuit has also been proposed. The proposed inductance simulation circuit offers the following advantageous features, namely:

- (i) requires a minimum number of active components,
  - (ii) linearly electronic control,
  - (iii) only one grounded capacitor,
  - (iiii) no external passive resistors.

PSPICE simulation and calculation results are in agreement and verify the usefulness of the proposed floating inductor for building active filter implementations.

### 6. Acknowledgment

This work is funded by the Thailand Research Fund (TRF) under the Senior Research Scholar Program, grant number RTA4680003.

### 7. References

- [1] K. Pal, Novel Floating Inductance Using Current Conveyors, *Electron. Lett.*, Vol.17, No.18, pp.638, 1981.
- [2] R. Senani, Generation of New Two-Amplifier Synthetic Floating Inductors, *Electron. Lett.*, Vol.23, No.22, pp.1202-1203, 1987.
- [3] M. Higashimura and Y. Fukui, Simulation of Lossless Floating Inductance Using Two Current Conveyors and an Operational Transconductance Amplifier, *Int. J. Electron.*, Vol.66, pp.633-638, 1989.
- [4] C.M. Chang, H.Y. Wang and C.C. Chien, Realization of Series Impedance Functions Using One CCII+, *Int. J. Electron.*, Vol.76, pp.83-85, 1994.
- [5] W. Kiranon, and P. Pawarangkoon, Floating Inductance Simulation Based on Current Conveyors, *Electron. Lett.*, Vol.33, No.21, pp.1748-1749, 1997.
- [6] O. Cicekoglu, Active Simulation of Grounded Inductors with CCII+ and Grounded Passive Elements, *Int. J. Electron.*, Vol.85, No.4, pp.455-462, 1998.
- [7] M.T. Abuelma'atti, M.H. Khan and H.A. Al-Zaher, Simulation of Active-Only Floating Inductance, *Frequenz*, Vol.52, pp.161-164, 1998.
- [8] S. Minaei, O. Cicekoglu, H. Kuntman, and S. Turkoz, Electronically Tunable Active-Only Floating Inductance Simulators, *Int. J. Electron.*, Vol.89, No.12, pp.905-912, 2002.
- [9] R. Senani, Novel Lossless Synthetic Floating Inductor Employing a Grounded Capacitor, *Electron. Lett.*, Vol.18, pp.413-414, 1982.
- [10] S.A. Al-Walaie, and M.A. Alturaigi, Current Mode Simulation of Lossless Floating Inductance, *Int. J. Electron.*, Vol.83, No.6, pp.825-829, 1997.
- [11] C. Acar and S. Ozoguz, A New Versatile Building Block: Current Differencing Buffered Amplifier Suitable for Analog

- Signal Processing Filters, *Microeletron. J.*, Vol. 30, No.2, pp. 157-160, 1999.
- [12] W. Tangsrirat, W. Surakampontorn and N. Fujii, Realization of Leapfrog Filters Using Current Differential Buffered Amplifiers, *IEICE Trans. Fundamental.*, Vol.E86-A, No.2, pp.318-326, 2003.
- [13] A. Toker, S. Ozoguz, and C. Acar, CDBA-Based Fully Integrated Gyrator Circuit Suitable for Electronically Tunable Inductance Simulation, *AEU Int. J. Electronics and Communications*, Vol.54, No.5, pp.293-296, 2000.
- [14] A. U. Keskin and E. Hancioglu, CDBA-Based Synthetic Floating Inductance Circuits with Electronic Tuning Properties, *ETRI Journal*, Vol.27, No.2, pp.239-242, 2005.
- [15] S. Takagi, Z. Czarnul, T. Iida and N. Fujii, Generalization of MRC Circuits and Its Applications, *IEEE Trans. Circuits Syst. I*, Vol.44, No.9, pp.777-784, 1997.
- [16] M. Bhusan and R.W. Newcomb, Grounding of Capacitors in Integrated Circuits, *Electron. Lett.*, Vol.3, No.4, pp.148-149, 1967.
- [17] M.S. Abougabal, B.B. Battacharyya, and M.N.S. Swamy, An Optimal Design of RC Active Filters Using Grounded Capacitors, *Int. J. Circuit Theory and Applications*, Vol.6, pp.31-40, 1978.
- [18] A. Fabre, O. Saaid, F. Wiest and C. Boucheron, High Frequency Applications Based on a New Current Controlled Conveyor, *IEEE Trans. Circuits Syst. I*, Vol.43, No.2, pp.82-91, 1996.
- [19] W.Surakampontorn, V. Riewruja, K. Kumwatchara and C. Fongsamut, Temperature Compensation of Translinear Current Conveyor and OTA, *Electron. Lett.*, Vol.34, pp.707-709, 1998.
- [20] D.R. Frey, Log-domain filter: an approach to current-mode filtering, *IEEE Proceedings*, Pt. G., Vol.140, pp.406-416, 1993.

### โครงการสัมมนาวิชาการ

### เรื่อง การวิจัยและพัฒนาวงจรรวมสำหรับการประมวลผลสัญญาณ

1. ชื่อโครงการ การสัมมนาวิชาการ เรื่อง "การวิจัยและพัฒนาวงจรรวมสำหรับการประมวลผลสัญญาณ"

### 2. หลักการและเหตุผล

จากการที่ ศาสตราจารย์ คร.วัลลภ สุระกำพลธร สังกัดภาควิชาอิเล็กทรอนิกส์ คณะวิศวกรรมศาสตร์ สถาบันเทค โนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง (สจล.) ได้รับทุนส่งเสริมกลุ่มวิจัย (เมธีวิจัยอาวุโส) ตามโครงการวิจัยเรื่อง "การวิจัยวงจรรวมสำหรับการประมวลผลสัญญาณ" จากสำนักงานกองทุนสนับสนุนการวิจัย (สกว.) เป็นเวลา 3 ปี คือ ในระหว่างช่วงเวลาวันที่ 15 สิงหาคม 2546 ถึงวันที่ 14 สิงหาคม 2549 เป็นจำนวนเงิน ประมาณ 7,500,000 บาท (เจ็ดล้านห้าแสนบาทถ้วน) โดยมีเป้าหมายหลักเพื่อจะผลิตนักวิจัย/ นักศึกษาที่มีคุณภาพ โดย สถานที่วิจัยหลักคือ ห้องปฏิบัติการวิจัยระบบประมวลผลสัญญาณผสม (Mixed signal Processing Research Laboratory) ซึ่งอยู่ที่ ตึก B คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ห้องปฏิบัติการ การวิจัยระบบประมวลผลสัญญาณผสม ประกอบด้วยนักวิจัยหลายระดับ คือ นักวิจัย นักวิจัย ผู้ช่วย นักสึกษาระดับปริญญาเอก นักศึกษาปริญญาเอกกาญจนาภิเษก (คปก.) นักศึกษาระดับปริญญาโท นักศึกษา ระดับปริญญาตรี และมีหัวข้อการวิจัยที่แตกต่างและหลากหลาย เนื่องด้วยเวลาดำเนินการโครงการวิจัยจำกัด จำเป็นต้อง เร่งรัดให้งานวิจัยประสบความสำเร็จอย่างมีประสิทธิภาพในเวลาที่กำหนด เพื่อให้งานวิจัยในห้องปฏิบัติการเป็นไปใน แนวทางเดียวกัน และเพื่อเปิดโอกาสให้นักวิจัย/นักศึกษา ได้แลกเปลี่ยนความรู้ ความคิดเห็น ประสบการณ์ การ ซักถาม และการเสนอแนะต่างๆ ในการนี้ทางคณะผู้วิจัยจึงได้จัดให้มีการสัมมนาทางวิชาการขึ้นทุกวันอังคาร ใน ระหว่างเวลา 13.00 น. ถึง 17.00 น. โดยนอกจากเป็นการเสนอผลงานทางวิชาการของบุคลากรในห้องปฏิบัติการแล้ว ยัง ได้เชิญผู้ทรงคุณวุฒิในสาขาวิชามาบรรยาย เพื่อให้นักวิจัยได้มีความรู้เพิ่มเติมเกี่ยวกับงานวิจัยใหม่ และเรียนรู้ ประสบการณ์วิจัยจากผู้ทรงคณวุฒิด้วย

### 3. วัตถุประสงค์

- 1. เพื่อให้ทราบถึงความก้าวหน้าของผลงานวิจัยในส่วนต่างๆ ของโครงการ
- 2. เพื่อให้นักวิจัย/นักศึกษา ได้มีโอกาสนำเสนอผลงานวิจัย
- 3. เพื่อเปิดโอกาสให้นักวิจัย/นักศึกษา ได้มีการแลกเปลี่ยนความรู้ ความคิดเห็น ประสบการณ์ และเกิด เครือข่ายการวิจัยมากยิ่งขึ้น
- 4. เพื่อให้นักวิจัยได้เรียนรู้ถึงแนวโน้มของการวิจัยและพัฒนาวงจรรวมใหม่ๆ

### 4. การคำเนินการ

13.00 – 13.15 น. ลงทะเบียน

13.15 - 13.30 น. เปิดสัมมนาโดย ศ.คร.วัลลภ สุระกำพลธร หัวหน้าโครงการ

13.30-15.00 น. ผู้ทรงคุณวุฒิ/นักวิจัย/นักศึกษา นำเสนองานวิจัย (ตามตารางแนบ)

15.00 – 15.30 น. พักทานอาหารว่าง

15.30 – 16.30 น. ซักถาม แลกเปลี่ยนความคิดเห็น

16.30 – 17.00 น. สรุป/ปิดการสัมมนาโดยหัวหน้าโครงการ

### 5. ผู้เข้าร่วมสัมมนา

หัวหน้า โครงการ	1	คน
นักวิจัย	3	คน
ผู้ช่วยนักวิจัย	1	คน
นักศึกษาระดับปริญญาเอก	5	คน
นักศึกษาระดับปริญญาโท	5	คน
เจ้าหน้าที่ประสานงาน/ดำเนินการ	1	คน
ผู้ร่วมสัมมนาอื่นๆ ที่สนใจ	10	คน

### 6. ระยะเวลา

เดือนกันยายน - ธันวาคม 2548

### 7. สถานที่

ห้องปฏิบัติการ Mixed Signal Processing ตึก B ชั้น 4 ห้อง 402 คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยี พระจอมเกล้าเจ้าคุณทหารลาดกระบัง

### 8. แหล่งเงิน

ทุนส่งเสริมกลุ่มวิจัย (เมชีวิจัยอาวุโส) สำนักงานกองทุนสนับสนุนการวิจัย (สกว.)

### 9. งบประมาณ

จากหมวดค่าใช้สอย (สัมมนา) โครงการ : การวิจัยวงจรรวมสำหรับการประมวลผลสัญญาณ

- ค่าตอบแทนผู้ทรงคุณวุฒิ
- ค่าวัสคุ / อุปกรณ์ / เอกสารคู่มือ
- ค่าอาหารว่างพร้อมเครื่องคื่ม
- ค่าอาหารกลางวัน

#### 10. ผู้ดำเนินการ

10.1 ที่ปรึกษา 1. ศ.คร.วัลลภ สุระกำพลธร หัวหน้าโครงการ

2. รศ.คร.วรพงศ์ ตั้งศรีรัตน์ หัวหน้าห้องปฏิบัติการ MVLSI

10.2 ประสานงาน/ดำเนินการ 1. น.ส.ศุภนุช อุ่นอบ

#### 11. หน่วยงานที่รับผิดชอบ

โครงการ: การวิจัยวงจรรวมสำหรับการประมวลผลสัญญาณ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาคกระบัง

#### 12. ผลที่คาคว่าจะได้รับ

- 1. ได้ทราบถึงความก้าวหน้าของผลการวิจัยในส่วนต่างๆ
- 2. นักวิจัย/นักศึกษาได้มีโอกาสนำเสนอผลงานวิจัย
- 3. นักวิจัย/นักศึกษามีโอกาสแลกเปลี่ยนความรู้ ความคิดเห็น ประสบการณ์ และเกิดเครือข่ายการวิจัย มากขึ้น
- 4. นักวิจัยได้เรียนรู้ถึงแนวโน้มการวิจัยและพัฒนาวงจรรวมใหม่ๆ

# ศาสตราจารย์ ดร.วัลลภ สุระกำพลธร

1.	ชื่อ-นามสกุล (ภา	าษาไทย) <u>นายวัลลภ สุระก</u> ำ	าพลธร			
	ชื่อ-นามสกุล (ภา	าษาอังกฤษ) <u>Mr.Wanlop</u> Sura	akampontorn			
2.		สถานะทางการสม				
3.	วัน เดือน ปีเกิด_	8 กุมภาพันธ์ 2497				
4.	สถานะปัจจุบัน (	นักศึกษา,อาจารย์, ผศ., รศ., ศ.)_	ศาสตราจารย์	ระดับ 11		
5. ที่อยู่ (ที่ทำงาน) <u>ภาควิชาอิเล็กทรอนิกส์ คณะวิศวกรรมศาสตร์</u>						
		สถาบันเทคในโลยีพระจอมเกล้า				
		ถนนฉลองกรุง เขตลาดกระบัง	· 			
	จังหวัด	กรุงเทพมหานคร	รหัสไปรษณีย์	1052	0	
	โทรศัพท์	0-2326-4224	โทรสาร	0-273	39-2398	
		kswanlop@kmitl.ac.th				
6.	ที่อยู่ (ที่บ้าน)	1614/82 เคหะชุมชนสมุทรปรา	การ			
		ตำบลท้ายบ้าน อำเภอเมือง				
	จังหวัด	สมุทรปราการ	รหัสไปรษณีย์	1028	0	
	โทรศัพท์	0-2395-4408	โทรสาร	-		
7.	ประวัติการศึกษา	)				
	7.1 ปริญญาตรี	สาขา <u>วศ.บ.(โทรคมนาคม)</u>		ปีที่จบ_	พ.ศ.2518	
	สถาบัน/มหาวิทยาลัย <u>สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง</u>					
	7.2 ปริญญาโท	สาขาวศ.ม.(ไฟฟ้า)		ปีที่จบ	พ.ศ.2521	
	สถาบัน/มห	าวิทยาลัย_สถาบันเทคโนโลยีพระ	ะจอมเกล้าเจ้าคุณทหา	รลาดกระบั	3	
	7.3 ปริญญาเอก	าสาขา <u>Ph.D.(Electronics)</u>		ปีที่จบ	พ.ศ.2527	
	สถาบัน/มห	าวิทยาลัย <u>University of Kent a</u>	t Canterbury, Kent, E	Ingland.		
8.	รางวัล/ทุนที่เคยไ	ด้รับรางวัลนักวิจัยดีเด่นแห่งช	าาติ ปี 2541 สาขาวิศวก	รรมศาสตร์แล	ะคุตสาหกรรมวิจัย	
9.	เริ่มปฏิบัติงานเมื่	อ <u>15 สิงหาคม 2546</u>				

ขอรับรองว่าข้อมูลข้างต้นเป็นจริงทุกประการ

(ศาสตราจารย์ ดร.วัลลภ สุระกำพลธร)

### รองศาสตราจารย์ ดร.เกียรติศักดิ์ คมวัชระ

1.	ชื่อ-นามสกุล (ภา	ษาไทย) นาย เกียรติศักดิ์ คม	วั <b>ข</b> ระ			
	ชื่อ-นามสกุล (ภา	ษาอังกฤษ) <u>Mr.Kiattisak Kumw</u>	achara			
2.		สถานะทางการสมรส_				
3.	วัน เดือน ปีเกิด_	5 มกราคม 2508				
4.	สถานะปัจจุบัน (เ	นักศึกษา,อาจารย์, ผศ., รศ., ศ.)	รองศาสตราจารย์			
5.	ที่อยู่ (ทำงาน)	ภาควิชาวิศวกรรมระบบควบคุม ค	าณะวิศวกรรมศาสตร์			
		สถาบันเทคโนโลยีพระจอมเกล้าเจ้า	เคุณทหารลาดกระบัง			
		ถนนฉลองกรุง เขตลาดกระบัง				
	จังหวัด	กรุงเทพมหานคร	_รหัสไปรษณีย์	10520		
	โทรศัพท์	0-2326-9989	โทรสาร	0-2326-9989		
	E-mail	kiatti@mvlsi.eng.kmitl.ac.th				
6.	ที่อยู่ (ที่บ้าน)	622 ถนนศรีจันทร์				
		อ.เมื่อง				
	จังหวัด	ขอนแก่น	_รหัสไปรษณีย์	40000		
	โทรศัพท์	-	โทรสาร			
7.	ประวัติการศึกษา					
	7.1 ปริญญาตรีส	สาขาวท.บ.(ฟิสิกส์ประยุกต์)		ปีที่จบ พ.ศ.2530		
	<u> สถาบัน/มหาวิทยาลัย_สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง</u>					
	7.2 ปริญญาโทส	ชาขา <u>วศ.ม.(วิศวกรรมไฟฟ้า)</u>		ปีที่จบ <u>พ.ศ.2534</u>		
	สถาบัน/มหาวิทยาลัย_สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง					
	7.3 ปริญญาเอก	าสาขา วศ.ด.(วิศวกรรมไฟฟ้า)		ปีที่จบ <u>พ.ศ.2540</u>		
	สถาบัน/มห	าวิทยาลัย สถาบันเทคโนโลยีพระจอ	มเกล้าเจ้าคุณทหารล	าดกระบัง		
8.	รางวัล/ทุนที่เคยไเ	ด้รับ				
9.	เริ่มปฏิบัติงานเมื่	อ15 สิงหาคม 2546				

# ผู้ช่วยศาสตราจารย์ ดร.วรพงศ์ ตั้งศรีรัตน์

1.	ชื่อ-นามสกุล (ภา	าษาไทย) <u>นายวรพ</u> ง	เศ์ ตั้งศรีรัตน์			
	ชื่อ-นามสกุล (ภา	าษาอังกฤษ) Mr.Wora	pong Tangsr	rirat		
2.	เพศ <u>ชาย</u>	สถานะท	างการสมรส	โสด		
3.	วัน เดือน ปีเกิด_	7 ตุลาคม 251	1			
4.	สถานะปัจจุบัน (	้ นักศึกษา,อาจารย์, ผศ.,	รศ., ศ.)ลู้	้ ช่วยศาสตราจาร <u>ะ</u>	์ ระดับ 6	
5.		ภาควิชาวิศวกรรมระบ	-			
		v 00d				
		ถนนฉลองกรุง เขตลา	1			
	จังหวัด	<u>กรูงเทพฯ</u>	ີງ°	หัสไปรษณีย์	10520	
	โทรศัพท์	0-2326-9989	โา	ทรสาร	0-2326	6-9989
	E-mail	ktworapo@kmitl.ac.th	1			
6.	ที่อยู่ (ที่บ้าน)	1169/13 ซอยประชาร	าษฎร์ 39			
		ถนนกรุงเทพ-นนทบุรี	เขตบางซื่อ			
	จังหวัด	กรุงเทพฯ		หัสไปรษณีย์	10800	
	โทรศัพท์	-	โา	ทรสาร	-	
7.	ประวัติการศึกษ	1				
	7.1 ปริญญาตรี	สาขา อส.บ.(อิเล็กข	กรอนิกส์)		_ปีที่จบ	พ.ศ.2534
	สถาบัน/มหาวิทยาลัย <u>สถาบันเทคในโลยีพระจอมเกล้าเจ้าคูณทหารลาดกระบัง</u>					
	7.2 ปริญญาโท	สาขา <u>วศ.ม.(วิศวก</u>	รรมไฟฟ้า)		_ปีที่จบ	พ.ศ.2540
		าวิทยาลัย_สถาบันเทคโ				
	7.3 ปริญญาเอา	าสาขา <u>วศ.ด.(วิศวก</u>	รรมไฟฟ้า)		_ปีที่จบ	พ.ศ.2546
		าวิทยาลัย <u>สถาบันเทคโ</u>				
8.	รางวัล/ทุนที่เคยไ	ด้รับ				
9.	เริ่มปฏิบัติงานเมื่	อ15 สิงหาคม	2546			

# ผู้ช่วยศาสตราจารย์ ดร.อภิศักดิ์ วรพิเชฐ

1.	ชื่อ-นามสกุล (ภาเ	ษาไทย)	นายอภิศักดิ์ วรพิ	ใหฐ			
	ชื่อ-นามสกุล (ภาษ	ษาอังกฤษ	) Mr. APISAK WO	ORAPISHET			
2.	เพศชาย		สถานะทางการสมร	าส สมรส			
3.	วัน เดือน ปีเกิด	10	สิงหาคม 2514				
4.	สถานะปัจจุบัน (น	มักศึกษา,อ	าจารย์, ผศ., รศ., ศ.)	ผู้ช่วยศาสตราจาร	เย็		
5.			สวกรรมโทรคมนาคม				
		มหาวิทยา	ลัยเทค โนโลยีมหานคร				
		ถนนเชื่อม	เส้มพันธ์ เขตหนองจอ	ก			
						0	
	โทรศัพท์			โทรสาร			
	E-mail	apisak@r	nut.ac.th				
6.	ที่อยู่ (ที่บ้าน)	64/71 หร	<u>ุ่บ้านคิเอมเมอรัลค์ โค</u>	รงการ 4			
		ปากเกร็ด					
	จังหวัด	นนทบุรี		รหัสไปรษณีย์	11120	0	
	โทรศัพท์	02-988-3	566	โทรสาร	02-98	38-4040	
7.	ประวัติการศึกษา						
	7.1 ปริญญาตรีส	เาขา	อิเล็กทรอนิกส์ (วศ.บ.)		ูปีที่จบ	พ.ศ. 2534	
	สถาบัน/มหา	วิทยาลัย_	สถาบันเทคโน โลยีพระ	ะจอมเกล้าเจ้าคุณทหาร	รลาคกระบัง		
	7.2 ปริญญาโทส	าขา	ออกแบบวงจรรวม	•	ปีที่จบ_	พ.ศ. 2538	
			University of New Sou				
	7.3 ปริญญาเอก	สาขา	ออกแบบวงจรรวม		ปีที่จบ	พ.ศ. 2543	
	สถาบัน/มหา	วิทยาลัย_	Impenial College of So	cience, Technology ar	nd Medicine	, London, England	1
8.			-				
9.	เริ่มปฏิบัติงานเมื่อ	<u> </u>	16 กุมภาพันธ์ 2548				

# ผศ.ดร.คงศักดิ์ อนันตหิรัญรัตน์

1.	. ชื่อ-นามสกุล (ภาษาไทย) นายคงศักดิ์ อนันตหิรัญรัตน์					
	ชื่อ-นามสกุล (ภาษาอังกฤษ) Mr.Kongsak Anuntahirunrat					
2.				รส		
3.	วัน เดือน ปีเกิด					
4. 8				มศ.		
5.	์ ที่อยู่ (ทำงาน)	ภาควิชาวิศวก	<u>เรรมระบบควบคุม</u>	คณะวิศวกรรมศาสต	าร์	
		สถาบันเทคโน	์ โลยีพระจอมเกล้า	เจ้าคุณทหารลาดกระ	บัง	
				1		
	ถนนฉลองกรุง เขตลาดกระบัง จังหวัดรหัสไปรษณีย์			10520	0	
				โทรสาร		
	E-mail	kakongsa@k	mitl.ac.th			
6.	ที่อยู่ (ที่บ้าน)	112/30 หมู่ที่	<u>3 หมู่บ้านสินธร-</u>	อ่อนนุช		
	แขวงลาดกระ					
	จังหวัด	กรุงเทพฯ		รหัสไปรษณีย์	10520	0
	โทรศัพท์	0-2326-8740		โทรสาร	-	
7.	ประวัติการศึกษา	)				
	7.1 ปริญญาตรี	สาขา <u> อส.</u>	บ.(เทคโนโลยีอิเล็ศ	าทรอนิคส์)	ปีที่จบ	พ.ศ.2530
				<u> </u>		
	7.2 ปริญญาโทย	สาขา <u>วศ.</u> :	น.(วิศวกรรมไฟฟ้า	)	ปีที่จบ	พ.ศ.2536
				์ ว <sub>ี</sub> จอมเกล้าเจ้าคุณทหา		
				า)		
				<u> </u>		
8.	รางวัล/ทุนที่เคยไ			٧		
9.	เริ่มปฏิบัติงานเมื่					

ขอรับรองว่าข้อมูลข้างต้นเป็นจริงทุกประการ

(ผศ.ดร.คงศักดิ์ อนันตหิรัญรัตน์)

# อ.ชัยวัฒน์ จงกุลสถิตชัย

1.	ชื่อ-นามสกุล (ภ	าษาไทย) นายชัยวัฒน์ จงกุลย	สถิตชัย		
		าษาอังกฤษ) Mr.Chaiwat Jongk			
2.		สถานะทางการสมรส			
3.	วัน เดือน ปีเกิด_	11 สิงหาคม 2502			
4.	สถานะปัจจุบัน (	ันักศึกษา,อาจารย์, ผศ., รศ., ศ.)	อาจารย์ 2 ระดับ	7	
5. ที่อยู่ (ทำงาน) <u>คณะวิชาไฟฟ้า</u>					
	มหาวิทยาลัยเทคโนโลยีราชมงคลรัตนโกสินทร์ วิทยาเข 96 หมู่ที่ 3 ตำบลศาลายา อำเภอพุทธมณฑล				
		นครปฐม	1		
		02-8894585 - 7 ต่อ			
	E-mail				
6.	ที่อยู่ (ที่บ้าน)	631 ซอยจรัญสนิทวงศ์ 89			
		แขวงบางอ้อ เขตบางพลัด			
	จังหวัด	กรุงเทพฯ	รหัสไปรษณีย์	1070	0
	โทรศัพท์	0-2435-8769	โทรสาร	-	
7.	ประวัติการศึกษ	1			
	7.1 ปริญญาตรี	สาขา <u>อส.บ. (ไฟฟ้าสื่อสาร)</u>		ปีที่จบ	พ.ศ.2526
	สถาบัน/มห	ทวิทยาลัย <u>สถาบันเทคในโลยีพระจ</u> ร	อมเกล้าเจ้าคุณทหาร	<u>าลาดกระบัง</u>	1
	7.2 ปริญญาโท	สาขาวศ.ม.(วิศวกรรมไฟฟ้า)		ปีที่จบ	พ.ศ.2542
		ทวิทยาลัย สถาบันเทคโนโลยีพระจร			
	7.3 ปริญญาเอเ	กสาขา	<u> </u>	ปีที่จบ	-
	สถาบัน/มห	ทวิทยาลัย			
8.		ได้รับ			
9.	เริ่มปฏิบัติงานเมื่	อ16 กุมภาพันธ์ 2548			

# อาจารย์ บุญชัย บุญชู

1.	ชื่อ-นามสกุล (ภา	าษาไทย) นายบุญชัย บุญชู			
		าษาอังกฤษ) Mr.Boonchai Boor			
2.		สถานะทางการสมรส			
3.	วัน เดือน ปีเกิด_	16 กรกฎาคม 2512			
4.		้นักศึกษา,อาจารย์, ผศ., รศ., ศ.)			
5.	ที่อยู่ (ที่ทำงาน)_	ภาควิชาวิศวกรรมอิเล็กทรอนิกส์	คณะวิศวกรรมศาส	ตร์	
	_	e v 00d			
		ถนนเชื่อมสัมพันธ์ เขตหนองจอก			
	จังหวัด	กรุงเทพมหานคร	รหัสไปรษณีย์	1053	0
	โทรศัพท์	0-2988-3655 , 0-2988-3666	โทรสาร	0-298	38-3655
	E-mail	s4610008@kmitl.ac.th			
6.	ที่อยู่ (ที่บ้าน)	75/50 หมู่บ้านศุภาลัย เลค 4 ถน	นคุ้มเกล้า		
		แขวงแสนแสบ เขตมีนบุรี	· 		
	จังหวัด	กรุงเทพ ฯ	รหัสไปรษณีย์	1051	0
	โทรศัพท์	0-2914-9996	โทรสาร	-	
7.	ประวัติการศึกษ	1			
	7.1 ปริญญาตรี	สาขา อส.บ. (อิเล็กทรอนิกส์)		ปีที่จบ	พ.ศ.2536
	สถาบัน/มห	าวิทยาลัย <u>มหาวิทยาลัยเทคโนโลยี</u> ม	งหานคร		
	7.2 ปริญญาโท	สาขาวศ.ม. (วิศวกรรมไฟฟ้า)_		ปีที่จบ	พ.ศ.2543
		าวิทยาลัย มหาวิทยาลัยเทคโนโลยี่ม			
	7.3 ปริญญาเอเ	าสาขา		ปีที่จบ	-
		าวิทยาลัย			
8.	รางวัล/ทุนที่เคยไ	ด้รับ			
9.	เริ่มปฏิบัติงานเมื่	อ <u>16 ตุลาคม 2546</u>			

# นายอมร จิรเสรือมรกุล

1.	ชื่อ-นามสกุล (ภ	าษาไทย) <u>นายอมร จิรเสรีอมร</u>	กุล		
		าษาอังกฤษ) Mr.Amorn Jirasere			
2.		้ สถานะทางการสมรส			
3.	วัน เดือน ปีเกิด_	6 ตุลาคม 2520			
4.		ุ (นักศึกษา,อาจารย์, ผศ., รศ., ศ.)			
5.	ที่อยู่ (ปัจจุบัน) 164/5 หมู่ที่ 3 หอพักสุรัชนี ห้อง 203				
		ซอยเกกี่งาม 2			
		เขตลาดกระบัง			
	จังหวัด	กรุงเทพมหานคร	รหัสไปรษณีย์	10520	)
		02-3269397			
	E-mail	amorn@ieee.org			
6.	ที่อยู่ (ที่บ้าน)	20/48 ถนนแม่หลวน			
	<u></u>	ตำบลตลาดเหนือ อำเภอเมือง			
	จังหวัด	ภูเก็ต	รหัสไปรษณีย์	83000	)
	โทรศัพท์	(076)234124	โทรสาร	-	
7.	ประวัติการศึกษ	٦			
	7.1 ปริญญาตรี	สาขาวศ.บ.(อิเล็กทรอนิกส์)		ปีที่จบ	พ.ศ.2540
	สถาบัน/มห	ทวิทยาลัย <u>สถาบันเทคในโลยีพระจ</u> ร	อมเกล้าเจ้าคุณทหา	เรลาดกระบัง	
	7.2 ปริญญาโท	สาขา <u>วศ.ม.(วิศวกรรมไฟฟ้า)</u>	·	ูปีที่จบ	พ.ศ.2543
		ทวิทยาลัย สถาบันเทคโนโลยีพระจะ			
	7.3 ปริญญาเอ	กสาขา	· 	ปีที่จบ	-
	สถาบัน/มห	ทวิทยาลัย			
8.	รางวัล/ทุนที่เคยไ	ได้รับ			
9.	เริ่มปฏิบัติงานเมื่	อ1 มิถุนายน 2548			

ขอรับรองว่าข้อมูลข้างต้นเป็นจริงทุกประการ

(นายอมร จิรเสรีอมรกุล)

# นายเฉลิมภัณฑ์ ฟองสมุทร

1. ชื่อ-นามสกุล (ภาษาไทย) นายเฉลิมภัณฑ์ ฟองสมุทร						
	ชื่อ-นามสกุล (ภา	าษาอังกฤษ) Mr.Chalermpan Fo	ongsamut			
2.		สถานะทางการสมรส				
3.	วัน เดือน ปีเกิด_	13 พฤษภาคม 2515				
4.	สถานะปัจจุบัน (	นักศึกษา,อาจารย์, ผศ., รศ., ศ.)	นักศึกษาระดับป์	ริญญาเอก		
5.	ที่อยู่ (ปัจจุบัน)_	90 หมู่ที่ 1 ตำบลบางทราย				
		อำเภอเมือง				
	จังหวัด	ชลบุรี	_รหัสไปรษณีย์	2000	)	
	โทรศัพท์	(038) 284916 , 01-9883351	โทรสาร	-		
	E-mail	chalerm@mvlsi.eng.kmitl.ac.th				
6.	ที่อยู่ (ที่บ้าน)	90 หมู่ที่ 1 ตำบลบางทราย				
		อำเภอเมือง				
	จังหวัด	ชลบุรี	รหัสไปรษณีย์	2000	)	
	โทรศัพท์	(038)284916	โทรสาร			
7.	ประวัติการศึกษา	1				
	7.1 ปริญญาตรี	สาขา วศ.บ.(อิเล็กทรอนิกส์)		ปีที่จบ	พ.ศ.2539	
	สถาบัน/มหาวิทยาลัย <u>สถาบันเทค</u> ในโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง					
	7.2 ปริญญาโท	สาขา <u>วศ.ม.(วิศวกรรมไฟฟ้า)</u>		ูปีที่จบ	พ.ศ.2542	
	สถาบัน/มห	าวิทยาลัย สถาบันเทคโนโลยีพระจอ	บมเกล้าเจ้าคุณทหา	รลาดกระบัง		
	7.3 ปริญญาเอก	าสาขา		ปีที่จบ	-	
	สถาบัน/มห	าวิทยาลัย				
8.		ด้รับ				
9.	เริ่มปฏิบัติงานเมื่	อ15 สิงหาคม 2546				

ขอรับรองว่าข้อมูลข้างต้นเป็นจริงทุกประการ

(นายเฉลิมภัณฑ์ ฟองสมุทร)

# นางสาวขนิษฐา แก้วแดง

1.	ชื่อ-นามสกุล (ภ	าษาไทย)	นางสาวขนิษฐา แ	ก้วแดง			
	1		Miss.Khanittha k				
2.			สถานะทางการสมร				
3.	วัน เดือน ปีเกิด_	30	กรกฎาคม 2519				
4.	สถานะปัจจุบัน (	(นักศึกษา,อา	~~ จารย์, ผศ., รศ., ศ.)	นักศึกษาระดับป	ริญญาเอก		
5.	ที่อยู่ (ปัจจุบัน)_	33/193 ซา	ายโชคชัย 4				
	ถนนลาด		ร้าว เขตลาดพร้าว				
	จังหวัด	กรุงเทพมห	านคร	รหัสไปรษณีย์	1023	0	
	โทรศัพท์ <u>0-2931-566</u> -		64 , 01-4022886	โทรสาร	-		
	E-mail	s5160306	@kmitl.ac.th				
6.	ที่อยู่ (ที่บ้าน)	1299/17	านนราชการรถไฟ				
		ตำบลเมือง	เหนือ อำเภอเมือง				
	จังหวัดศรีสะเกษ			รหัสไปรษณีย์	3300	0	
	โทรศัพท์	(045)6113	38	โทรสาร	-		
7.	ประวัติการศึกษ	ſ					
	7.1 ปริญญาตรี	r สาขา <u>ว</u>	ศ.บ. (วิศวกรรมไฟฟ้า	)	ูปีที่จบ	พ.ศ.2542	
	สถาบัน/มหาวิทยาลัย <u>มหาวิทยาลัยจูบลราชธานี</u>						
	7.2 ปริญญาโท	สาขาว	ศ.ม. (วิศวกรรมอิเล็กร	ทรอนิกส์)	ปีที่จบ	พ.ศ.2545	
	สถาบัน/มห	หาวิทยาลัย <u></u> ช	าถาบันเทคโนโลยีพระช	จอมเกล้าเจ้าคุณทหา	รลาดกระบัง	1	
	7.3 ปริญญาเอ	กสาขา			ปีที่จบ	-	
	สถาบัน/มห	หาวิทยาลัย <u>-</u>					
8.							
9.			5 สิงหาคม 2546				

ขอรับรองว่าข้อมูลข้างต้นเป็นจริงทุกประการ

(นางสาวขนิษฐา แก้วแดง)

# นางสาวเกษสุดา กล้ำหาญ

1.	<ol> <li>ชื่อ-นามสกุล (ภาษาไทย) นางสาวเกษสุดา กล้าหาญ</li> </ol>					
	ชื่อ-นามสกุล (ภ	าษาอังกฤษ)_	Miss.Katesuda K	lahan		
2.	เพศ หญิง	1	_สถานะทางการสมร	ส_ โสด		
3.	วัน เดือน ปีเกิด_	3 Wi	ฤษภาคม 2520			
4.	สถานะปัจจุบัน (	(นักศึกษา,อา	จารย์, ผศ., รศ., ศ.)	นักศึกษาระดับปร	กญญาเอก	
5.	5. ที่อยู่ (ปัจจุบัน) <u>13/38 หมู่ 3</u>		3 หอพักกมล (ห้อง 2	116)		
		ซอยเกกี่งาม	12 แขวงลาดกระบัง			
			วบัง			
	จังหวัด	กรุงเทพมห	านคร	รหัสไปรษณีย์	1052	0
	โทรศัพท์	09-444616	8	โทรสาร	-	
	E-mail	s5160307@	@kmitl.ac.th , kkates	uda@hotmail.com		
6.	ที่อยู่ (ที่บ้าน)	324 ถนนา	<u> </u>			
	ตำบลในเมือง อำเภอเมือง					
	จังหวัด	อุบลราชธาร์		รหัสไปรษณีย์	3400	0
	โทรศัพท์	(045)26430	04	โทรสาร		
7.	ประวัติการศึกษ	n				
	7.1 ปริญญาตรี	r สาขา <u>ว</u>	ศ.บ. (วิศวกรรมไฟฟ้า)		ปีที่จบ	พ.ศ.2542
	สถาบัน/มหาวิทยาลัย <u>มหาวิทยาลัยอุบลราชธานี</u>					
	7.2 ปริญญาโท	สาขา <u>ว</u>	ศ.ม. (วิศวกรรมอิเล็กท	ารอนิกส์)	ปีที่จบ	พ.ศ.2545
			ถาบันเทคโนโลยีพระจ			
	7.3 ปริญญาเอ	กสาขา			ปีที่จบ	<del>-</del>
	สถาบัน/มห	หาวิทยาลัย <u>-</u>				
8.	. 4					
9.	เริ่มปฏิบัติงานเมื่	! เอ1:	5 สิงหาคม 2546			

ขอรับรองว่าข้อมูลข้างต้นเป็นจริงทุกประการ

(นางสาวเกษสุดา กล้าหาญ)

# นายมนูญ สันถวะคุปต่

1.	ชื่อ-นามสกุล (ภา	าษาไทย)	นายมนูญ สัน	เถวะคุป	ต์		
	ชื่อ-นามสกุล (ภา	าษาอังกฤษ)_	Mr.Manoon	Santaw	/akoop		
2.	เพศ ชาย		_สถานะทางการ	รสมรส_	โสด		
3.	วัน เดือน ปีเกิด_	28 1	พฤษภาคม 2522	2			
4.	สถานะปัจจุบัน (	็นักศึกษา,อา	จารย์, ผศ., รศ., เ	ศ.)	นักศึกษาระดับป	ริญญาโท	
5.	ที่อยู่ (ปัจจุบัน)_	1/8-9 ซอย	2 โรงเรียนเทศบ	<u> </u>			
		ถนนจักกะท	<u>เาก ตำบลปาก</u>	น้ำ			
		อำเภอเมือง					
	จังหวัด	สมุทรปราก	าร		_รหัสไปรษณีย์	1028	)
	โทรศัพท์	0-2387-17	10 , 06-977703	9	_โทรสาร		
	E-mail	_jia_friendly	@yahoo.com				
6.	ที่อยู่ (ที่บ้าน)	1/8-9 ซอย	2 โรงเรียนเทศบ	<u> </u>			
		ถนนจักกะพ	เาก ตำบลปาก	น้ำ			
	-	อำเภอเมือง					
	จังหวัด	สมุทรปราก	าร		_รหัสไปรษณีย์	1028	0
	โทรศัพท์	0-2387-17	10		_โทรสาร	-	
7.	ประวัติการศึกษา						
	7.1 ปริญญาตรี	สาขา <u>ว</u>	ศ.บ.(วิศวกรรมอิ	เล็กทรอ	นิกส์)	ปีที่จบ	พ.ศ.2544
	สถาบัน/มหาวิทยาลัย สถาบันเทคในโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง						
							-
	สถาบัน/มห	าวิทยาลัย					
	7.3 ปริญญาเอก	าสาขา				ปีที่จบ	-
	สถาบัน/มห	าวิทยาลัย					
8.	รางวัล/ทุนที่เคยไ	ด้รับ <u>-</u>					
9.	เริ่มปฏิบัติงานเมื่	ค1	5 สิงหาคม 254	16			

### นางสาวภัทรา เพียรชอบ

1.	ชื่อ-นามสกุล (ภ	าษาไทย) <u>นางสาวภัทรา เพีย</u>	วชอบ				
		าษาอังกฤษ) <u>Miss.Patra Pienc</u> l					
2.		<u>ง</u> สถานะทางการสมรถ					
3.	วัน เดือน ปีเกิด_	30 กรกฎาคม 2523					
4.	สถานะปัจจุบัน (	 (นักศึกษา,อาจารย์, ผศ., รศ., ศ.)	นักศึกษาระดับป	ริญญาโท			
5.	ที่อยู่ (ปัจจุบัน)_	65/4 หมู่ที่ 14 ตำบลตะพง					
		อำเภอเมืองระยอง					
	จังหวัด	ระยอง	รหัสไปรษณีย์	2100	0		
	โทรศัพท์	09-2519492 , 01-5562523	โทรสาร				
	E-mail	pat_rapi@yahoo.com					
6.	ที่อยู่ (ที่บ้าน)	65/4 หมู่ที่ 14 ตำบลตะพง					
		อำเภอเมืองระยอง					
	จังหวัด	ระยอง	รหัสไปรษณีย์	2100	0		
	โทรศัพท์	09-2519492 , 01-5562523	โทรสาร				
7.	ประวัติการศึกษ	n					
	7.1 ปริญญาตรี	่สาขาวท.บ.(วิทยาศาสตร์ฟิสิเ	าส์ประยุกต์)	ปีที่จบ	2544		
	สถาบัน/มหาวิทยาลัย_สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง						
	7.2 ปริญญาโท	สาขา		ปีที่จบ	-		
	สถาบัน/มหาวิทยาลัย						
	7.3 ปริญญาเอ	กสาขา		ปีที่จบ	-		
	สถาบัน/มหาวิทยาลัย						
8.	•	ได้รับ					
9.	เริ่มปฏิบัติงานเมื่	ื่อ <u>15 สิงหาคม 2546</u>					

ขอรับรองว่าข้อมูลข้างต้นเป็นจริงทุกประการ

(นางสาวภัทรา เพียรชอบ)

### นายธนวัฒน์ ปิยะทัต

1.	ชื่อ-นามสกุล (ภ	าษาไทย)	นายธนวัฒน์ ปิย	บะ ทัศ			
	ชื่อ-นามสกุล (ภ	าษาอังกฤษ	) Mr.Tanawat Piy	yathat			
2.				มรสโสค			
3.	วัน เดือน ปีเกิด_	13	กันยายน 2525				
4.	สถานะปัจจุบัน (	(นักศึกษา,อ	าจารย์, ผศ., รศ., ศ.)	นักศึกษาระดับปร	<u> </u>		
5.	ที่อยู่ (ปัจจุบัน)_	113/1 ซอ	ยเกกีงาม 1				
		ถนนฉลอ	งกรุง				
		เขตลาดก	ระบัง				
	จังหวัด	กรุงเทพม	หานคร	รหัสไปรษณีย์	10520		
	โทรศัพท์	01-68411	94	โทรสาร	-		
6.	ที่อยู่ (ที่บ้าน)	138/6 หมู	<u>่าที่ 2</u>				
		ตำบลชะว	บถ				
		4					
	จังหวัด	นครศรีธร	รมราช	รหัสไปรษณีย์	80110		
	โทรศัพท์	(075)4113	854	โทรสาร	_		
7.	ประวัติการศึกษา						
	7.1 ปริญญาตริ	ร์สาขา	<u>อส.บ.(เทคโนโลยีให</u>	<u>ฟฟ้าอุตสาหกรรม)</u>	ปีที่จบ	2546	
	สถาบัน/มหาวิทยาลัย <u>สถาบันเทคโน โลยีพระจอมเกล้าพระนครเหนือ</u>						
						-	
	สถาบัน/มห	หาวิทยาลัย_	-				
	7.3 ปริญญาเอ	กสาขา	-		ปีที่จบ	-	
	สถาบัน/มห	หาวิทยาลัย_	-				
8.	รางวัล/ทุนที่เคย	ได้รับ	-				
9.	เริ่มปภิบัติงานเมื	¦ 	16 กมภาพันธ์ 2547	7			

# อาจารย์ทัตยา ปุคคละนันทน์

1.	ชื่อ-นามสกุล (ภา	ษาไทย)	นางสาวทัตยา ปุ	คคละนันทน์		
	ชื่อ-นามสกุล (ภา	ษาอังกฤษ	)MISS_TATTAYA	PUKKALANUN		
2.			สถานะทางการสมร			
3.	วัน เดือน ปีเกิด_	23	สิงหาคม 2521			
4.	สถานะปัจจุบัน (เ	นักศึกษา,อ	าจารย์, ผศ., รศ., ศ.)	อาจารย์		
5.	ที่อยู่ (ทำงาน) <u>ภาควิชาเ</u>					
			เคโนโลยีพระจอมเกล้าท			
		ตำบลเนิน	เหอม อำเภอเมือง			
	จังหวัด	ปราจีนบุรี		รหัสไปรษณีย์	2523	0
			500 - 4 ต่อ 7100 - 3			
	E-mail	tatteam@	hotmail.com			
6.	ที่อยู่ (ที่บ้าน)	78/100 s	้ หมู่บ้านชัยพฤกษ์ 2  ถน	นคุ้มเกล้า		
			้ แสบ เขตมีนบุรี			
			<b>,</b>			
		•				
7.	ประวัติการศึกษา					
	7.1 ปริญญาตรีเ	สาขา	วิศวกรรมระบบควบคุม	เ (เกียรตินิยม)	ปีที่จบ	พ.ศ. 2541
	7.2 ปริญญาโทส	จ้าขา	วิศวกรรมไฟฟ้า		ปีที่จบ	พ.ศ. 2546
			สถาบันเทคโนโลยีพระช			
	7.3 ปริญญาโทสาขา			4		
			University of Warwick			
8.			ทุน ก.พ. จากรัฐบาลไท			
9.			16 กมภาพันธ์ 2548			-

ขอรับรองว่าข้อมูลข้างต้นเป็นจริงทุกประการ

(อาจารย์ทัตยา ปุคคละนันทน์)

# นายอิทธิพัฒน์ รูปคม

1.	ชื่อ-นามสกุล (ภา:	ษาไทย)	นายอิทธิพัฒน์	รูปคม			
	,			ROOPKOM			
2.		•		ชมรส <u>โสค</u>			
3.	วัน เดือน ปีเกิด	7 ຄັ	นยายน 2519				
4.	สถานะปัจจุบัน (เ	<i></i> มักศึกษา,อา	จารย์, ผศ., รศ., ศ	i.) <u>นักศึกษาระดับ</u>	ปริญญาโท		
5.							
		แขวงท่าแร้	1				
		เขตบางเขน					
	จังหวัด	กรุงเทพฯ		รหัสไปรษณีย์_	10230	<u> </u>	
	โทรศัพท์	09-146641	)	โทรสาร	-		
6.	ที่อยู่ (ตามบัตร)	7/5 หมู่ที่ 8					
		แขวงท่าแร้	1				
		เขตบางเขน					
	จังหวัด	กรุงเทพฯ		รหัสไปรษณีย์_	10230		
	โทรศัพท์	-		โทรสาร	-		
7.	ประวัติการศึกษา						
	7.1 ปริญญาตรีส	งาขา <u>โ</u>	ทรคมนาคม		ปีที่จบ	พ.ศ. 2545	
	สถาบัน/มหาวิทยาลัย <u>มหาวิทยาลัยเทคโน โลยีมหานคร</u>						
	สถาบัน/มหา	เวิทยาลัย <u>ม</u>	<u>เหาวิทยาลัยเทคโน</u>	<u>มโลยีมหานคร</u>			
	7.3 ปริญญาเอก	สาขา <u>-</u>			ปีที่จบ	-	
	สถาบัน/มหาวิทยาลัย						
8.	รางวัล/ทุนที่เคยได้	ก้รับ <u>-</u>					
9.	เริ่มปภิบัติงานเมื่อ	<u> </u>	6 กมภาพันธ์ 254	48			

## อาจารย์กันต์พงษ์ ศรีสถิตย์

1.	ชื่อ-นามสกุล (ภา	าษาไทย) <u>นายกันต์พ</u>	งษ์ ศรีสถิตย์			
			NTHPHONG SRISATHII			
2.	เพศ <u>ขาย</u>	สถานะทา	งการสมรสโสด_			
3.	วัน เดือน ปีเกิด_	6 กรกฎาคม 25	16			
4.		••	rศ., ศ.) <u>อาจารย์</u>			
5.	ที่อยู่ (ที่ทำงาน) ภาควิชาวิศวกรรมโทรคมนาคม คณะวิศวกรรมศาสตร์					
		มหาวิทยาลัยเทคโนโลยี	มหานคร			
	ถนนเชื่อมสัมพันธ์ เขตหนองจอก					
	จังหวัด		รหัสไปรษณีย์_	1053	0	
	โทรศัพท์	06-7021978	โทรสาร	-		
	E-mail	ssrisathitpong@yahoo	o.co.uk			
6.	ที่อยู่ (ที่บ้าน)	51 หมู่ที่ 6 ซอยสังฆป	ระชา			
		ถนนฉลองกรุง แขวงล้า	าผักชี			
		เขตหนองจอก				
	จังหวัด	กรุงเทพฯ	รหัสไปรษณีย์_	1053	0	
	โทรศัพท์	02-988-4554 , 06-702	-1978 ใทรสาร	-		
7.	ประวัติการศึกษา	1				
	7.1 ปริญญาตรี	สาขา <u>วศ.บ. (วิศวกร</u>	รมอิเล็กทรอนิกส์)	ปีที่จบ	2539	
	สถาบัน/มหาวิทยาลัย <u>มหาวิทยาลัยเทคโนโลยีมหานคร</u>					
	7.2 ปริญญาโทสาขา				2545	
		าวิทยาลัย <u>มหาวิทยาลัยเ</u>				
	7.3 ปริญญาเอกสาขา				_	
	สถาบัน/มห	าวิทยาลัย				
8.	รางวัล/ทุนที่เคยไ	ด้รับ				
9.	เริ่มปฏิบัติงานเมื่	อ20 กันยายน	2548			